Бунтов В.Д., Макаров С.Б. Микропроцессорные системы Часть II. Микропроцессоры

Подождите немного. Документ загружается.

Память команд Память команд

В режиме микроконтроллера память команд разделена на три области:

внутренняя память с адресами 0h-05F3h; резерв, который используется при

необходимости загрузки дополнительных команд и внешняя память с адре-

сами 0600h – 0FFFh. Адреса областей памяти записываются в шестнадцати-

ричном коде. В режиме микропроцессора используется внешняя память с ад-

ресами 0h - 0FFFh. Память данных разделена на две равные части (Стр.1 и

Стр.2) по 128 слов в каждой.

Для адресации внешних портов ввода - вывода используются три линии

шины младших разрядов адреса. Шина данных осуществляет функцию ввода

– вывода за два машинных цикла.

Два вспомогательных 16-разрядных регистра-указателя (AR0, AR1) ис-

пользуются для адресации памяти данных и организации циклов, а также,

могут быть использованы для временного хранения данных. В регистре-

указателе (ARP) находится бит состояния, который указывает на активный

вспомогательный регистр. При значении этого бита, равного логической

единице, активизируется вспомогательный регистр AR1, а при значении бита

состояния, равного логическому нулю, – регистр AR0. . Содержание регистра

содержит адрес команд. Указатель страниц ОЗУ данных содержит бит со-

стояния, который указывает на адрес текущей страницы (Стр.1 и Стр.2) ОЗУ

данных. Если бит состояния равен логическому нулю, то используются пер-

вые 128 слов, а при равенстве единице – вторые 128 слов. Счетчик команд

(PC) представляет собой 12-разрядный регистр, используемый для адресации

памяти команд. Счетчик команд содержит адрес команды, которая будет вы-

Внутренняя

память

Резерв

Внешняя

память

05F3h

Внешняя

05F4h

память

05FFh

0600h

0FFFh 0FFFh

Режим Режим

микропроцессора

микроконтроллера

Память данных

Стр. 1

7Fh

80h

Стр. 2

8Fh

Рис. 3.20. Организация памяти цифрового сигнального процессора TMS320C10

170

полняться следующей. Содержание регистра модифицируется после выпол-

нения каждой команды, которая будет выполняться следующей.

2/CLKIN

CLKOUT

Стек представляет собой запоминающее устройство, которое использу-

ется, чтобы сохранить содержимое счетчика команд при обслуживании пре-

Рис. 3.21 Обобщенная структурная схема цифровых сигнальных процессоров се-

рии TMS320C2x

D(15-0)

A(15-0)

Устройство

барабанного

сдвига

ОЗУ

данных

(256x16)

ОЗУ

данных

и команд

ПЗУ

данных

Т-регистр

Порты

ввода/вывода

(16x16)

Таймеры

Порт интерфейса

с хост-

процессором

Синхронный

последовательный

по

Генератор

задержек

доступа

к памяти

Устройство управления

энергосбережением

Устройство

тестирования и

диагностики (JTAG)

ПЗУ

команд

Устройство управления

BIO

MC/

Асинхронный

последовательный

по

Генератор

тактовых

импульсов

Перемножитель

(

16x16

)

Р-регистр

Регистр сдвига

Арифметико-логическое

устройство

Вспомогательные регистры

(AR0-AR7)

Регист

акк

лято

Устройство сдвига

Стек

Регист

ы состояний

(

)

Счетчик повто

ений

Умножитель

частоты

Мультиплексор

Шины команд

Шины данных

Исполнительные устройства

Шина команд Шина данных

171

рываний или при переходе на подпрограмму. Стек выполнен аппаратно и

способен хранить до четырех 12-разрядных слов.

Аппаратное прерывание реализуется путем подачи сигнала логического

нуля (INT) на вход устройства управления. Встроенная схема обработки пре-

рывания начинает обслуживание прерывания путем перехода к ячейке памя-

ти команд с определенным адресом. Адрес возврата (адрес следующей ко-

манды) сохраняется при этом в стеке.

Цифровые сигнальные процессоры серии TMS320C2x [12, 13], обоб-

щенная структурная схема которых приведена на рис.3.21, характеризуются

увеличением скорости вычислений и следующими нововведениями:

• набор команд поддерживает вычисления с плавающей точкой;

• увеличен объем внутреннего ПЗУ;

• возросло число таймеров и последовательных портов;

• увеличен объем стека и ОЗУ данных;

• реализована возможность прямого доступа к памяти;

• увеличено число портов ввода-вывода;

• введены команды побитной обработки данных и режим цикличе-

ского повторения команды;

• для реализации процедуры запоминания при прерываниях в струк-

туру введены теневые регистры;

• применено устройстве тестирования и диагностики (JTAG);

• используется устройство управления энергосбережением;

• введен порт интерфейса с хост-процессором, позволяющий взаимо-

действовать с главным микропроцессором в многопроцессорной системе.

Устройство тестирования и диагностики представляет собой совокуп-

ность средств и операций, позволяющих проводить тестирование БИС без

физического доступа к каждому ее контакту. Для реализации процедуры тес-

тирования цифровой сигнальный процессор имеет набор специальных эле-

ментов периферийного сканирования и устройств управления их работой.

При тестировании проверяется работа микросхемы путем считывания сигна-

лов на контактах во время ее работы и происходит управление этими сигна-

лами.

В цифровых сигнальных процессорах серии TMS320C2x содержатся

ПЗУ команд объемом 4Кбайт

x 16 и три блока ОЗУ данных и команд (В0, В1,

В2). Блок В0, объемом 256 бит

x 16 используется либо как ОЗУ данных, либо

как ОЗУ команд. Блоки В1 и В2 предназначены для хранения данных. Рас-

пределение памяти зависит от команд конфигурации памяти CNFD и CNFP

172

(рис.3.22). Команда CNFD (Configure Data Memory) определяет блок В0, как

память данных (рис.3.21,а), а команда CNFP (Configure Program Memory) пе-

реводит блок B0 в память команд (рис.3.22,б).

а)

Организация памяти после команды CNFD.

Память данных

Память команд Память команд

Регистры

05h

Использование внутренней памяти команд задается, как и в цифровом

сигнальном процессоре TMS320C10 (см.рис.3.20), битом MC/MP, опреде-

ляющим режим работы как микроконтроллера или микропроцессора. В пер-

вом режиме используется внутренняя память, а во втором – применяется

Рис. 9.22 Организация памяти цифровых сигнальных процессоров серии

TMS320C2x

Внутренняя

память

Резерв

Внешняя

память

0FАFh

0FB0h

0FFFh

01000h

0FFFFh

Режим

микропроцессора

Режим

микроконтроллера

Вектора

прерываний

01Fh

020h

Внешняя

память

Вектора

прерываний

06h

Резерв

05Fh

060h

01Fh

Блок В2

020h

07Fh

080h

Резерв

0200h

Блок В0

02FFh

0300h

Блок В1

03FFh

0400h

0FFFFh

Внешняя

память

0FFFFh

б)

Организация памяти после команды CNFP.

Память команд

Память данных

Память команд

Внутренняя

память

Резерв

Внешняя

память

0FАFh

0FB0h

0FFFh

01000h

0FFFFh

Режим

микропроцессора

Режим

микроконтроллера

Вектора

Регистры

05h

прерываний

06h

01Fh

020h

Вектора

Резерв

Внешняя

память

прерываний

01Fh

020h

0FFFFh

05Fh

060h

Блок В2

07Fh

080h

Резерв

0200h

Не существует

02FFh

0300h

Блок В1

Внешняя

память

03FFh

0400h

0FFFFh

Блок В0

0FF00h

0FEFFh

0FF00h

0FEFFh

Блок В0

173

внешняя память команд. Следует отметить, что после подачи команды CNFP

блок В0 используется как память команд в обоих режимах работы.

В памяти данных расположено шесть регистров с адресами 0h – 05h:

• 16-разрядный приемный регистр последовательного порта, адре-

суемый как ячейка памяти данных с адресом 0;

• 16-разрядный передающий регистр последовательного порта, адре-

суемый как ячейка памяти данных с адресом 1;

• 16-разрядный регистр таймера, адресуемый как ячейка памяти дан-

ных с адресом 2;

• 16-разрядный регистр периода таймера, адресуемый как ячейка па-

мяти данных с адресом 3;

• 6-разрядный регистр маски прерываний, адресуемый как ячейка

памяти данных с адресом 4;

• 8-разрядный регистр глобальной памяти, адресуемый как ячейка

памяти данных с адресом 5.

Полное адресное пространство цифровых сигнальных процессоров се-

рии TMS320C2x состоит из памяти команд (64Kбайт) и памяти данных

(64Кбайт). Эти процессоры имеют длительность цикла выполнения команд

80…200нС, объем внутреннего ОЗУ 544 бит

x 16 или 1568 бит x 16, ПЗУ ко-

манд емкостью 4Кбит x 16. Постоянное запоминающее устройство команд

может быть перепрограммируемым с ультрафиолетовым стиранием.

Особенностью этих цифровых сигнальных процессоров является 16 ше-

стнадцатиразрядных параллельных портов ввода-вывода, таймер и последо-

вательный порт для прямого подключения модема.

Цифровые сигнальные процессоры серии ТМS320СЗx, выполняют вы-

числения в формате с плавающей точкой (рис.3.23). Их отличает гибкая сис-

тема команд, аппаратная поддержка операций с плавающей точкой, расши-

ренная система адресации, увеличенное адресное пространство, поддержка

языка высокого уровня. Архитектуру цифровых сигнальных процессоров се-

рии ТМS320С30 характеризует следующее.

174

Устройство управления

175

Рис. 3.23 Обобщенная структурная схема цифровых сигнальных процессоров серии

ТМS320СЗx

D (31-0)

A (23-0)

Контроллер

прямого

доступа

к памяти

ПЗУ команд

(кэш-память)

Мультиплексор

(

23-0

)

Устройство

перемножения

целых чисел и

чисел

с плавающей

точкой

32-разрядное устройство

барабанного сдвига

Регистры операций

с повышенной точностью

(

–

)

Генератор

адреса 0

(

RAU1

)

Генератор

адреса 1

(

RAU2

)

Вспомогательные регистры

(AR0 – AR7)

Регистры управления

Генераторы

адреса

источника

и приемника

Регистры

управления

Таймер 0

Таймер 1

Устройство

тестирования

и диагностики

(JTAG или MPSD)

Устройство

управления

энергосбережением

Синхронный

последовательный

порт (Порт 0)

Синхронный

последовательный

порт (Порт 1)

IOD(31-0)

Шины данных

Шины команд

ОЗУ

(Блок 0)

ПЗУ

данных

ОЗУ

(Блок 1)

Шина команд Шина данных

Арифметико-

логическое

устройство

целых

чисел и чисел

с плавающей

точкой

Каждая команда выполняется за один такт длительностью 60 нс.

• Имеется два блока ОЗУ (Блок 0 и Блок 1) по 1 Кбайту 32-разрядных

слов.

• ПЗУ данных емкостью 4Кбайт 32-разрядных слов.

• ПЗУ команд (кэш-память) содержат шестьдесят четыре 32 - разряд-

ных слова.

• Используются 32-разрядные слова команд и данных, а также 24-

разрядные адреса.

• Введено 32-разрядное устройство перемножения чисел с плаваю-

щей точкой и целых чисел.

• Применено 32-разрядное арифметико-логическое устройство, вы-

полняющее операции над числами с плавающей точкой, операции с целыми

числами и логические операции.

• 32-разрядный кольцевой сдвиговый регистр.

• Введены восемь регистров операций с повышенной точностью.

• Используются два генератора адреса с восемью вспомогательными

регистрами.

• Контроллер прямого доступа к памяти используется для параллель-

ного выполнения команд ввода-вывода.

При выполнении операций перемножения с плавающей точкой на входы

устройства перемножения (рис.3.23) подаются 32-разрядные числа с пла-

вающей точкой, а результатом является 40-разрядное число также с плаваю-

щей точкой. При перемножении целых чисел входные данные содержат 24

разряда, а результат - 32 разряда. Арифметико-логическое устройство рабо-

тает с 32-разрядными целыми числами, 32-разрядными логическими пере-

менными и 40-разрядными числами с плавающей точкой. Данные на выходе

устройства перемножения и арифметико-логического устройства хранятся в

32-разрядном целочисленном формате или 40-разрядном формате с плаваю-

щей точкой. Цифровые сигнальные процессоры серии ТМS320СЗx обладают

способностью выполнять параллельно за один цикл операции перемножения

и сложения (вычитания) целых чисел или чисел с плавающей точкой. Блок

регистров содержит 28 регистров, которые могут использоваться устройст-

вами перемножения и арифметико-логического устройства. Восемь из них

(R0 - R7) служат для операций с повышенной точностью, т.е. для операций

над 40-разрядными числами с плавающей точкой и над 32-разрядными це-

лыми числами. Вспомогательные регистры (AR0 - AR7) предназначены для

176

формирования адресов. Они могут использоваться как 32-разрядные регист-

ры общего назначения. Два связанных с вспомогательными регистрами

арифметических устройства (ARAU1 и АRAU2) могут формировать» по два

адреса за один цикл. Эти устройства работают параллельно с устройством

перемножения и арифметико-логическим устройством. Они обеспечивают

режимы относительной адресации и индексной адресации. Регистры управ-

ления обслуживают адресацию, управление стеком, контроль состояния циф-

рового сигнального процессора, повторение блоков команд, прерывания.

Полный объем памяти цифровых сигнальных процессоров серии

ТМS320С30 составляет 16 Мбайт тридцатидвухразрядных слов. Машинное

слово содержит 32 разряда, причем вся адресация выполняется по словам. В

пределах одного цикла допускается выполнение двух выборок данных из ка-

ждого ОЗУ (Блок 0 и Блок 1) и ПЗУ. Например, в одном цикле возможна вы-

борка из ПЗУ слова команды и слова данных. Раздельные шины команд, дан-

ных и прямого доступа к памяти допускают параллельное выполнение вызо-

ва команд, чтение и запись данных и операции с прямым доступом к памяти.

Управление ресурсами памяти и шинами осуществляется контроллером пря-

мого доступа к памяти. Так, стандартным является режим, при котором вы-

зывается команда из ПЗУ команд и производится выборка двух данных из

ОЗУ (Блок 0), а затем перенос данных в режиме прямого доступа к памяти в

ОЗУ (Блок 1). ПЗУ команд, объемом 64 тридцатидвухразрядных слова, по-

зволяет максимизировать быстродействие цифрового сигнального процессо-

ра. В ПЗУ команд хранятся часто повторяемые участки программы, которые

могут вызываться из памяти, что значительно уменьшает число необходимых

обращений к внешней памяти. Это дает возможность хранить всю программу

во внешних запоминающих устройствах с малым быстродействием.

В цифровых сигнальных процессорах серии ТМS320С3x предусмотрены

две разновидности формата целых чисел со знаком: 16-разрядный формат,

используемый для непосредственно заданных в команде целочисленных опе-

рандов; 32-разрядный формат целых чисел с обычной точностью.

Во всех форматах с плавающей точкой предполагается нормализованное

представление чисел, что позволяет дополнительно высвободить один разряд

на повышение точности. Первый формат представляет собой 16-разрядный

короткий формат данных с плавающей точкой, используемый для непосред-

ственно заданных в команде операндов, у которых 4 разряда отведено под

порядок, один разряд под знак и одиннадцать разрядов под мантиссу. Второй

формат является форматом с обычной точностью, имеющий 8-разрядный по-

177

рядок, один знаковый разряд и 23-разрядную мантиссу. Третий формат обес-

печивает повышенную точность с 8-разрядным порядком, одним знаковым

разрядом и 31-разрядной мантиссой.

Цифровых сигнальные процессоры серии ТМS320С3x имеют контрол-

лер прямого доступа к памяти и специализированные шины адреса и данных,

что позволяет контроллеру читать и записывать информацию в память, не

прерывая работу программы. Благодаря этому появляется возможность со-

прягать процессоры серии ТМS320С3x с внешними запоминающими устрой-

ствами и периферийными устройствами (аналого-цифровыми преобразовате-

лями, последовательными портами и т.д.) без снижения производительности

вычислений. Контроллер прямого доступа к памяти содержит собственные

генераторы адресов, входной и выходной регистры и счетчик пересылок дан-

ных.

Во внутреннем ПЗУ данных содержится начальный загрузчик. Он по-

зволяет произвести загрузку исполняемого кода в ОЗУ данных и исполнение

этого кода. Исполняемый код может быть загружен из внешнего 32- или 16-

разрядного ПЗУ, хост-процессора или из последовательного порта.

В цифровом сигнальном процессоре имеются следующие периферийные

устройства:

• Два 32-разрядных таймера/счетчика событий с возможностью рабо-

ты, как от внутреннего, так и от внешнего тактового сигнала.

• Синхронные последовательные порты (Порт 0 и Порт 1) с возмож-

ностью обмена 8- 16- или 32-разрядными данными. Они могут использовать-

ся для подключения ЦАП, АЦП, модемов и других внешних устройств, а

также для объединения цифровых сигнальных процессоров в многопроцес-

сорных системах. Порты имеют программируемую частоту генерации такто-

вых импульсов и синхронизации, а также программируемые режимы работы.

Последовательные порты могут также использоваться как дополнительные

таймеры.

Модификацией серии TMS320C3x являются цифровые сигнальные про-

цессоры обработки сигналов с плавающей точкой серии TMS320C4x. Они

сочетают высокую производительность TMS320C3x и высокопроизводитель-

ный контроллер прямого доступа к памяти, имеющий до 12 параллельных

портов прямого доступа к памяти и обеспечивающий суммарную скорость

ввода-вывода до 488Мбайт в секунду. Цифровые сигнальные процессоры

этой серии имеют до 6 высокоскоростных синхронных последовательных

178

портов (линков), что позволяет отнести их к высокопроизводительным ком-

муникационным процессорам.

Цифровые сигнальные процессоры серии TMS320C54xx являются раз-

витием архитектуры TMS320С2х, но обладают большим быстродействием,

расширенным набором команд. Они более приспособлены для решения задач

обработки сигналов в реальном масштабе времени.

К особенностям процессоров серии TMS320C54хх можно отнести сле-

дующие:

• программная совместимость с цифровыми сигнальными процессо-

рами серии TMS320C10, TMS320С2х, и TMS320C20хх;

• уменьшенная длительность машинного цикла;

• увеличенный объем пространства памяти, так что полное адресное

пространство составляет 192 Кбайт шестнадцатиразрядных слов;

• одиннадцать теневых регистров для сохранения предыдущих значе-

ний основных регистров при выполнении операций прерывания и выполне-

ния подпрограмм;

• введение возможности многократного повторения блока команд;

• введение новых команд, выполняющих общие для цифровой обра-

ботки сигналов операции, такие, например, как обработка звена симметрич-

ного КИХ-фильтра.

На рис. 3.24 представлена обобщенная структурная схема цифровых

сигнальных процессоров серии TMS320C54хх. В их составе имеется: ариф-

метико-логическое устройство (CALU), параллельный логический модуль

(PLU) и вспомогательное арифметическое устройство для работы с регист-

рами (ARAU).

Арифметико-логическое устройство предназначено для выполнения

арифметических операций над целыми числами. Оно содержит 16-разрядный

параллельный перемножитель, 32-разрядное арифметико-логическое устрой-

ство (ALU), 32-разрядный регистр-аккумулятор (ACC), 32-разрядный сумма-

тор (ACCB), дополнительные регистры сдвига результатов суммирования и

перемножения.

Четыре внутренние шины и два генератора адреса позволяют парал-

лельно выполнять операции с несколькими операндами и снижают время

доступа к памяти.

Сорокаразрядный сумматор и два сорокаразрядных регистра-

аккумулятора позволяют производить параллельную обработку команд в од-

ном цикле. Второй дополнительный сорокаразрядный регистр-аккумулятор

179