Базарова И.А. Проектирование схем передачи данных
Подождите немного. Документ загружается.
Федеральное агентство по образованию
Государственное образовательное учреждение высшего профессионального образования
Ухтинский государственный технический университет
Проектирование схем передачи
данных
Методические указания к выполнению курсовой работы по дисциплине
«Организация ЭВМ и систем» для студентов специальности 230102 АСОиУ
заочной формы обучения
УХТА 2009
УДК 681.325.6
ББК 32.973
Б 17
Базарова, И.А. Проектирование схем передачи данных [Текст]: метод. указания к
выполнению курсовой работы по дисциплине «Организация ЭВМ и систем» для
студентов специальности 230102 АСОиУ заочной формы обучения /
И.А. Базарова. – Ухта: УГТУ, 2009. – 24 с.
Методические указания предназначены для выполнения курсовой работы по
дисциплине «Организация ЭВМ и систем» для
студентов заочной формы
обучения специальности 230102. Включают в себя практическое задание,
теоретический материал и контрольный итоговый тест.
Содержание методических указаний соответствует рабочей учебной программе.
Методические указания рассмотрены и одобрены кафедрой АИС от 05.03.09.
протокол № 7.
Рецензент: Пушкин В.Н., к.ф-м.н. кафедры АИС
Ухтинского государственного технического университета
В методических указаниях учтены предложения рецензента.
План 2009 г., позиция 58.
Подписано в печать 14.05.09. Компьютерный набор.
Объем 24 с. Тираж 65 экз. Заказ № 231.
© Ухтинский государственный технический университет, 2009.
169300, Республика Коми, г. Ухта, ул. Первомайская, 13.
Отдел оперативной полиграфии УГТУ.
169300, Республика Коми, г. Ухта, ул. Октябрьская, 13.
3
Оглавление
Проектирование схем передачи данных ............................................................... 3
Типы обмена системы с внешними устройствами ............................................... 8
Выполнение курсовой работы ............................................................................. 16
Контрольный тест .................................................................................................. 17
Библиографический список .................................................................................. 24
Проектирование схем передачи данных
Целью данной работы является разработка и построение цифрового узла
сопряжения микропроцессорной системы с внешним устройством.
В упрощенном виде систему можно представить как три главных
взаимосвязанных компонента – процессор, оперативная память и модули
ввода/вывода. Причем компонентов некоторых типов может быть несколько. Для
обмена данными и управляющими сигналами необходимо организовать
подсистему связи
между ними.
Магистраль (шина, bus) – совокупность электрических связей и
обслуживающих электронных приборов, обеспечивающих обмен информацией
между компонентами системы. Сигналы, передаваемые по шине одним устройством,
доступны и всем остальным, подключенным к этой шине; это означает, что в системе
должен быть обеспечен арбитраж магистралей (bus arbitration). В состав магистрали
входит множество линий связи для передачи,
по которым передаются двоичные
сигналы в последовательном или параллельном коде.
В компьютерных системах может быть несколько магистралей,
обеспечивающих коммуникацию между компонентами на разных уровнях
иерархии системы. Системная магистраль – это шина, связывающая основные
компоненты системы. К основным компонентам относят компоненты высшего
уровня иерархии – процессор, память, модули ввода/вывода.
В современных системах структура
подсистемы взаимодействия
компонентов основана на использовании одной или нескольких системных
магистралей [1] [2] [3].
4
Рассмотрим один из возможных типовых вариантов реализации связей
между системной шиной и устройством ввода/вывода.
Рис. 1. Сопряжение устройств в Микропроцессорных системах
На данной схеме отражены принципы сопряжения устройств в
микропроцессорных системах. Для сопряжения с процессором используется
системная шина (магистраль), состоящая из ША (шина адреса), ШД (шина
данных) и ШУ (шина управления). Если ША и ШД используют одни и те же
физические линии, то такая шина
называется мультиплексированной шиной
адреса/данных. В этом случае для ШУ организуется сигнал, определяющий
назначение мультиплексированной шины в данный момент времени. На данном
рисунке ША и ШД разделены.
Схема содержит двунаправленный драйвер АП6, селектор адреса и
двунаправленный порт ввода/вывода КР580, обращение к которому происходит с
помощью управляющих сигналов IORD# и IOWR# (# - в данном
случае, знак
инверсии, который в компьютерной литературе может отображаться как IORD\, –
IORD, IORD#,
IORD
).
Двунаправленный драйвер (буфер данных) имеет право передавать данные
на шину только во время действия сигнала чтения. Если бы БИС относилась к
пространству памяти, то на ШУ присутствовал бы сигнал MEMRD# и MEMWR#.
Селектор адреса (СА) можно построить на базе комбинационных схем,
дешифраторов или ПЛМ. Селектор адреса предназначен для определения зоны
адресов, относящихся
к подключаемому устройству. Если устройство использует
5
более одного адреса, то младшие линии ША А0 и А1 используются для
декодирования адреса внутри устройства (в данном случае ПВВ), а остальные
линии А2-А11 поступают на вход СА, которые формируют сигнал
CS
(chip select
- выбор микросхем).
Порт позволяет записывать и читать информацию по 8ми-разрядной ШД,
которая подключена ко входам D0-D7 ПВВ. Данные можно перераспределять по
трем каналам A, B, C.
Сигнал AEN используется в цикле DMA (прямой доступ в память) и в
данном случае сообщает порту о недействительности адреса обращения.
В микропроцессорной технике для передачи применяются прямые и
инверсные
сигналы. Все основные управляющие сигналы, по которым происходят
некоторые события в системе, как правило, передаются в инверсном виде. Такие
сигналы называются низкоактивные. Использование активных сигналов с низким
уровнем преследует две цели:
1. Повысить помехозащищённость, которую обеспечивает инверсный сигнал.
Помехозащищенность у ТТЛ несимметричная: входные токи стремятся подтянуть
уровень к высокому, и в случае высокоактивных сигналов это "стремление"
действует согласно с помехой, что может вызвать ложное срабатывание. При
низкоактивных сигналах входной ток противодействует помехе.
2. Обеспечить возможность нескольким источникам управлять одним и тем же
каналом связи. L-активная линия "подтягивается" к высокому уровню резистором,
а активный сигнал может вводить любой подключенный к ней вентиль с
открытым коллектором (или с тристабильным выходом).
Шина управления в приведенной схеме организована сигналами IORD#
(чтение порта), IOWR# (запись в порт) и AEN. Состав этих сигналов может быть
расширен сигналами обращения к памяти MEMRD# и MEMWR#, а также
сигналами запросов прерываний. Такой состав сигналов характерен для
микропроцессорных комплектов i8080 и шины ISA. Возможно другое построение
шины управления, характерное для МПК i8085:сигнал M/IO# определяет, к чему
относится обращение- к памяти или вводу/выводу, а сигнал W/R# определяет тип
операции – запись или чтение. Такой способ построения применяется в шине
EISA, а его развитие – в шине PCI.
Рассмотрим работу порта ввода/вывода.
КР580 ВВ 55
( аналог Intel 8255)
6
БИС представляет собой параллельный адаптер, обеспечивающий связь
микроЭВМ с периферийными устройствами по трём восьмиразрядным
двунаправленным каналам. Имеется возможность программной настройки БИС
на различные режимы работы. Построен на базе МОП технологии.
А, В, С – двунаправленные,
восьмиразрядные, информационные каналы
D0…D7 – двунаправленный канал данных
А0, А1 (вход) – младшие разряды адреса
CS
(вход) – выбор микросхемы
RD – вход сигнала чтения (передача данных
из БИС в МПС)
WR
– вход сигнала записи (передача
информации от МПС либо в канал данных,
либо в регистр управления)
R
– вход сигнала "системный сброс"
БИС выполняет буферизацию данных и сопряжение объекта с МПС в режиме
прерывания.
БИС может работать в трёх режимах:
1. Режим "0" – простой ввод/вывод по каналам А, В, С.
2. Режим "1" – ввод/вывод по каналам А и В, канал С – для приёма и выдачи
сигналов управления обменом.
3. Режим "2" – обмен информацией с
периферийными устройствами через
двунаправленный канал А, пять линий канала С – под сигналы управления.
CS A1 A0 Режим
0 0 0 канал А
0 0 1 канал В
0 1 0 канал С
0 1 1 Регистр управления
1 Х х БИС не выбрана
7
При подаче на А1=1, А0=1 схема ввода/вывода работает в режиме регистра
управления. В этом случае её работа определяется форматом управляющего
слова.
Формат управляющего слова
D7=0, если задаётся слово установки и сброса разрядов.
Примеры задания формата управляющего слова:
1. Для того, чтобы организовать вывод информации по всем каналам ПУ,
нужно задать формат управляющего слова: 10000000
2. Для того, чтобы организовать ввод по каналам А, В, С, нужно задать
формат управляющего слова: 10011011
3. Для того, чтобы организовать ввод по каналам А, В, вывод по каналу С,
нужно задать формат управляющего
слова: 10010010
8
Типы обмена системы с внешними устройствами
Обмен информацией между ВУ и системой ведется через ПВВ (порты
ввода/вывода).
ПВВ – это модули для реализации взаимодействия между МПС и внешней
средой; адресуемые одно- или двунаправленные буферные регистры,
предназначенные для построения программируемого интерфейса.
Для адресации портов используется шина адреса или ее часть.
Рис. 2. Общая структурная схема связи ПВВ и МПС
Для современных плат со встроенной периферией и несколькими шинами,
распределением адресов управляет BIOS через регистры конфигурирования
чипсета [1].
9
Рис. 3. Типовая схема подключения ПВВ
Портам присваивается n-разрядный код, по которому процессор может
отличать их друг от друга. В данной схеме порт вывода и порт ввода имеют
одинаковый код за счет организации управляющих сигналов (Вывод, Ввод),
подключенных через логику «и» на выход дешифратора адреса.
Существует три типа обмена между
МПС и внешними устройствами:
1. Обмен данными по прерываниям.
2. Программно-управляемый обмен (PIO mode).
3. Прямой доступ к памяти (DMA).
Организация прерываний
Аппаратные прерывания обеспечивают реакцию МП на события,
происходящие асинхронно по отношению к исполняемому программному коду.
Существует 4 источника прерываний:
1. Внутренние прерывания процессора и сопроцессора (исключения).
2. Немаскируемые внешние прерывания.
3. Маскируемые внешние прерывания.
4. Программно вызываемые прерывания (не относятся к прерываниям
как таковым, это специфический вызов процедуры).
10
Внутренние прерывания процессора генерируются при возникновении
особых условий выполнения текущей инструкции. Под такие прерывания
отведены первые 32 вектора в таблице прерываний, однако некоторые из них
«пересекаются» с внешними и программными прерываниями, что является
причиной возникновения некоторых проблем при программировании.
Исключения подразделяются на:
1. Отказы (fault)
2. Ловушки (trap)
3. Аварийные завершения (abort)
Отказ – это
исключение, которое обнаруживается и обслуживается до
выполнения инструкции, вызывающей ошибку.
Ловушка – это исключение после выполнения инструкции, его вызывающей. К
классу ловушек относятся программные прерывания.
Аварийное завершение – это исключение, которое не позволяет точно
установить инструкцию его вызвавшую (аппаратные ошибки, повреждение
системных таблиц).
Двойной отказ – это если во время исключения возникает еще одно
исключение.
Если происходит отказ страницы, во время другого отказа страницы, то
происходит аварийная остановка процессора (Shutdown) и никакие инструкции
при этом не выполняются.
Немаскируемые прерывания – обладают наивысшим приоритетом
независимо от состояния флага разрешения прерываний IF.
Источники немаскируемых прерываний:
1. NMI# – сигнал от схем контроля памяти. Когда выполняется обработка
прерываний по сигналу NMI#, то вложенные
прерывания запрещены.
2. SMI# – прерывание SMI возникает от схем чипсета, участвующих в управлении
энергопотреблением. Это прерывание обладает наивысшим приоритетом [2].
Маскируемые прерывания – условие возникновения прерываний
проверяется процессором на границе инструкций – все шинные операции текущей
инструкции будут завершены до начала обработки прерывания.
При обработке прерывания МП сохраняет в стеке словосостояние (PSW),
сбрасывает флаг разрешения прерываний (IF)
и вызывает процедуру
обслуживания, точка входа в которую описана в таблице прерываний, которая