Базарова И.А. Организация ЭВМ и систем

Подождите немного. Документ загружается.

Функции моста PIIX:

1. Организует связь между шинами PCI и ISA (EISA), согласуя часто-

ты синхронизации этих шин.

2. Реализует интерфейсы IDE (ATA).

3. Реализует стандартные системные средства ввода-вывода (кон-

троллеры прерываний, контроллер DMA, счетчик-таймер, канал

управления динамиком, логика немаскируемого прерывания).

4. Коммутирует линии запросов прерывания шин PCI и ISA.

5. Коммутирует канал DMA.

6. Поддерживает режимы энергосбережения (Режим SMM).

7. Реализует контроллер USB.

Реализация этих функций влияет на следующие параметры сис-

темной платы:

1. Производительность шины ISA

2. Производительность и число каналов интерфейса ATA

3. Гибкость системы управления энергопотреблением

4. Гибкость конфигурированных системных ресурсов и поддержка

PnP

5. Гибкость управления адресаций ROM BIOS

Контроллеры гибких дисков, клавиатуры, CMOSRTC не всегда вхо-

дят в чипсет, а могут быть реализованы на отдельных микросхемах. От

них зависят следующие параметры:

1. Типы поддерживаемых дисководов.

2. Режимы параллельного и последовательного порта.

Таблица 6.

Основные характеристики chipset для процессоров класса Pentium

Характеристики

Intel

430HX TRI-

TON-2

Intel

430VX TR-3

Intel

430TX

1. Два процессора поддерживает

не поддержи-

вает

не поддержи-

вает

2. Характеристика

КЭШ max размер в

Кб, кэшируемый

DRAM в Мб

512 Кб

64 Мб или 512

Мб

512 Кб

64Мб

512Кб

64Мб

3. max размер DRAM,

Мб

512Мб 128 Мб 256 Мб

4. Поддержка ATA 33 – – да

5. AGP – – –

6. Контроллер USB да да да

7. Версия шины PCI 2.1 2.1 2.1

Существенную роль в реализации свойств чипсета играют BIOS и

версии системных драйверов.

§ 3.4. Характеристики системной платы

Основные характеристики:

1. Конструктивное исполнение (тип корпуса, форм-фактор).

2. Чипсет, который установлен на плате.

3. BIOS (производитель и версия).

4. Возможность перезаписи, блокировки и восстановления Flash BIOS.

5. Поддержка PnP.

6. Поддерживаемые типы и количество процессоров.

7. Возможность выбора питающего напряжения

для процессора, воз-

можность раздельного питания ядра процессора и его интерфейса.

8. Поддерживаемые частоты синхронизации процессора и шин.

9. Максимальный объем оперативной памяти (RAM) и его характери-

стики.

10. Характеристики КЭШ 2 уровня (объем, синхронный или асинхрон-

ный).

11. Количество слотов шин ввода-вывода (ISA, EISA, PCI).

12. Количество каналов IDE и поддерживаемые ими режимы.

13. Наличие контроллеров гибких дисков

14. Характеристики адаптера SCSI.

15. Наличие СОМ - портов.

16. Наличие LPT-портов.

17. Наличие разъемов под мышь, разъем USB, графический адаптер,

звуковой контроллер.

Глава 4. Процессоры

§ 4.1. Архитектура процессора. Параллельная обработка информации

Основные модели ПК и UNIX-систем:

1. Семейство х86 (совместимые процессоры Intel, AMD, Cyrix и др.)

Эти процессоры традиционно строятся на архитектуре CISC,

позднее CISC-to-RISC.

2. Power PC (Motorola, Apple, IBM). Архитектура RISC.

3. UNIX – системы на процессорах архитектуры RISC:

 Alpha (DEC)

 MIPS (SGI)

 PA-RISC (HP)

 Spark (SUN)

1. CISC (Complex Instruction Set Computing) – архитектура пол-

ного набора команд.

Микропроцессор CISC использует набор машинных инструкций,

полностью соответствующих набору команд ассемблера. Вычисления

разного типа выполняются различными командами, даже если приводят

к одному результату.

Достоинства: архитектура CISC обеспечивает разнообразные и

мощные способы выполнения вычисляемых операций на уровне машин-

ных команд.

Недостатки: для выполнения каждой команды требуется большое

количество тактов процессора.

2. RISC (Reduced Instruction Set Computing) – архитектура со-

кращённого набора команд.

Первые RISC процессоры были разработаны в 80-е годы.

Процессор использует

небольшой набор наиболее употребляемых

команд, определённый в результате статического анализа большого

числа программ для основных областей применения CISC процессоров.

Сложные инструкции отсутствуют. В ходе работы RISC-процессор

оптимизирует каждую команду для быстрого выполнения, обычно в пре-

делах одного такта.

Главные акценты делаются на:

 Суперконвейерную обработку данных (superpipelining) - это способ

предварительной обработки, при которой параллельно выполняется

более чем одна инструкция. Каждая фаза, через которую проходит

команда RISC (выборка, декодирование, выполнение, сохранение)

занимает один такт. Сложные RISC- команды реализуются про-

граммно, а не аппаратно.

 Суперскалярность (Superscalar). В одном процессоре организуется

несколько независимых программных каналов RISC. Встроенный

планировщик позволяет выполнить

несколько микроинструкций за

один такт синхронизации. Планировщик просматривает вперед оче-

редь команд, определяет группы команд, которые не будут кон-

фликтовать друг с другом, и не требуют одновременного использо-

вания какого-либо ресурса и пропускает эту группу на исполнение.

В настоящее время RISC архитектура внедряется в архитектуру

CISC по следующим направлениям:

1. Суперкомпьютеры

с массовой параллельной обработкой.

2. Серверы

3. ПК

4. Встраиваемые устройства управления периферийным оборудо-

ванием.

5. Специализированные встраиваемые УУ (автомобильная, робото-

техника, мобильные АТС, бытовая техника).

Быстрый рост поставок и внедрение RISC систем обусловлено

следующими факторами:

1. Развитие индустрии ЭВМ – совместимых компьютеров.

2. Ориентация производителей на архитектуру Intel.

3. Принятие RISC-архитектуры основными производителями компь-

ютерной

техники.

4. Открытая архитектура RISC.

5. Внедрение технологии RISC в ПК

6. Доступность ПО для RISC-архитектуры.

Достоинства:

1. Более эффективная работа процессора на простых инструкциях.

2. Возможность размещения на одном кристалле процессора боль-

шего числа регистров за счет более простого конструктивного ис-

полнения.

3. Меньшая зависимость от доступа к основной памяти.

4. Повышенное быстродействие за счет комбинации высоких такто-

вых частот с эффективными инструкциями.

Недостатки:

1. Высокая стоимость.

2. Затраты по переносу ПО с RISC-платформ на CISC- платформы

, следовательно, проблемы, связанные с совместимостью.

3. Более медленное выполнение сложных инструкций, чем для CISC

архитектуры.

Современные RISC процессоры характеризуются следующими

чертами:

1. Упрощенный набор команд одинаковой длины

2. Выполнение большинства команд за один цикл

3. Отсутствие макрокоманд

4. Ограничение взаимодействия процессора с оперативной памятью

только операциями пересылки данных

5. Снижение числа способов адресации

6. Наличие

конвейера команд.

3. MISC (Minimum Instruction Set Computing).

Использует концепцию RISC-архитектуры (короткие инструкции + упоря-

дочивание команд) и использует:

1. принцип суперскалярности;

2. концепцию VLIW (Very Long Instruction Words): компилятор упа-

ковывает короткие инструкции в очень длинные пакеты, но с од-

ним операционным кодом для каждого исполнительного узла про-

цессора так, чтобы программные каналы были максимально за-

гружены.

Технология предложена Atmel и Teraplex. Концепция MISC-

архитектуры

получила развитие в архитектуре IA – 64 (процессор Itanium

(Intel + HP), первое название – Merced).

Достоинства:

1. Простые функциональные узлы

2. Отсутствие проблем, связанных с регистровой моделью, т.к. про-

цессор не имеет регистров, операнды находятся в памяти и дос-

тупны всем процессам системы.

Недостатки:

1. Требуется интенсивная работа с памятью

2. Увеличиваются требования к объему памяти

3. Высокая стоимость

4. Сложный компилятор

5. Отсутствие развитой инструментальной и программной

поддерж-

ки (вопрос времени).

Системы с конвейерной обработкой информации. Параллельные

вычисления

В настоящее время в большинстве научных направлений, а также

в промышленности используются суперкомпьютеры. Задачи, которые

решают эти отрасли, требуют огромных вычислительных ресурсов, объ-

ёмов памяти. Такие задачи под силу только суперкомпьютерам. Супер-

компьютеры используют концепцию «параллельной обработки данных»,

которая

основывается на двух направлениях:

1. Конвейерная обработка (существует конвейер команд и конвейер

данных).

2. Параллельные вычисления.

Параллельная обработка

Таблица 7.

Пример параллельной обработки N устройствами в ед. времени.

Количество устройств Количество операций Ед. времени

1 1 1

1 1000 1000

5 1000 200

N 1000 1000/N

Конвейерная обработка

В CISC-процессорах операции выполняются последовательно од-

на за другой, пока не будет достигнут окончательный результат. После

этого производится переход к следующей паре слагаемых (например,

сложение двух вещественных чисел с плавающей запятой).

Идея конвейерной обработки заключается в разбиении процесса

выполнения инструкции на отдельные этапы (микроинструкции). Каждая

микрооперация, выполнив свою

микропрограмму, передаёт результат

следующей микроинструкции, одновременно принимая новые входные

данные. В большинстве процессорных систем используется два конвей-

ера: конвейер команд и конвейер данных, за счёт чего можно повысить

производительность системы, особенно если использовать несколько

конвейерных процессоров, работающих независимо друг от друга.

Пример:

Известно, что на обработку пары аргументов необходимо 5 микро-

операций

. Каждая микрооперация выполняется за 1 секунду. Тогда одно

последовательное устройство обработает 100 пар аргументов за 500 се-

кунд.

Будем использовать 5 устройств. На 5-ой секунде на разных ста-

диях обработки будут находиться первые 5 пар аргументов, т. е. первый

результат будет получен на 5-ой секунде, а каждый следующий резуль-

тат – через 1 секунду после предыдущего. Общее

время обработки 100

пар: 5 + 99 = 104 (секунды).

Рис.18. Конвейер обработки команд.

Рис. 19. Арифметический конвейер.

Зависимость по данным

Для разработки параллельной программы необходимо выделить в

ней части, которые могут одновременно вычисляться разными процес-

сорами, функциональными устройствами или разными ступенями кон-

вейера. Возможность разбиения программы на части определяется на-

личием или отсутствием в ней информационных зависимостей. Две опе-

рации программы называются информационно

зависимыми, если ре-

зультат выполнения одной операции используется в качестве аргумента

в другой. Таким образом, чтобы распараллелить программу, необходимо

найти информационно независимые операции, распределить их между

вычислительными устройствами и обеспечить их синхронизацию и ком-

муникацию. Такой прием называется предварительная выборка команд

с переупорядочиванием.

Рис. 20. Переупорядочивание команд.

Для того, чтобы оценить какое ускорение производительности

можно получить на многопроцессорной системе, используется закон

Амдала:

p/)f1(f

−+

≤

, где

S – ускорение производительности,

F – доля последовательных операций,

p – количество процессоров.

Крайние случаи закона Амдала:

f = 0 – полностью параллельная программа;

f = 1 – полностью последовательная программа.

Пример:

Если 9/10 программы исполняется параллельно, а 1/10 по-

прежнему последовательно, то ускорения больше в 10 раз получить в

принципе невозможно, независимо от качества реализации параллель-

ной части кода и числа процессоров.

Отсюда можно сделать вывод, что

эффективно распараллелена может быть не любая программа, а только

та, в которой доля информационно независимых операций достаточно

велика.

Для того, чтобы параллельная программа работала наиболее эф-

фективно, структура программы должна быть тщательно согласована с

архитектурой параллельной вычислительной системы.

Процессоры с параллельной обработкой: Pentium III, PA-8700,

MIPS R1400, Power 3, Pentium IV.

Основные направления развития высокопроизводительных систем

1. Векторно-конвейерные компьютеры. Конвейерные функциональные

устройства и набор векторных команд – две главные особенности та-

ких машин. В отличие от

традиционного подхода векторные команды

оперируют целыми массивами независимых данных, что позволяет эф-

фективно загружать доступные конвейеры, то есть команда вида А = В+С

может означать сложение двух массивов, а не двух чисел. Характерный

представитель этой группы – семейство векторно-конвейерных компь-

ютеров Cray, куда входят, например, Cray EL, Cray J90 и Cray T90.

2. Параллельные компьютеры с общей памятью.

Оперативная па-

мять таких компьютеров разделяется несколькими одинаковыми про-

цессорами, благодаря чему снимаются проблемы предыдущего клас-

са, но добавляются новые: число процессоров, имеющих доступ к об-

щей памяти, по чисто техническим причинам нельзя сделать большим.

В эту группу входят многие современные микропроцессорные SMP-

компьютеры или, например, отдельные узлы компьютеров HPExemplar

и Sun StarFire.

3. Массивно

-параллельные компьютеры с распределённой памя-

тью. Каждый процессор обладает своей локальной памятью и процес-

соры соединяются между собой некоторой коммуникационной средой.

Достоинства:

для повышения производительности можно добавить n-

ое количество процессоров, легко подобрать оптимальную конфигу-

рацию.

Недостатки:

взаимодействие между процессорами идёт гораздо мед-

леннее локальной обработки данных самими процессорами.

К этому классу можно отнести компьютеры IntelParagon, IBM, SP1, Par-

sytec, в какой-то степени IBM SP2 и Cray T3D/T3E.

4. Кластерная архитектура. По принципу кластерной архитектуры по-

строены Cray SV1, HPExemplar, Sun StarFire, NEC SX-5, последние мо-

дели IBM SP2 и др. Кластерная архитектура объединяет в себе все