Антошина И.В., Котов Ю.Т. Микропроцессоры и микропроцессорные системы (аналитический обзор)

Подождите немного. Документ загружается.

161

данных. Векторная обработка увеличивает производительность

процессора за счет того, что обработка целого набора данных (век-

тора) производится одной командой. Векторные компьютеры ма-

нипулируют массивами сходных данных подобно тому, как ска-

лярные машины обрабатывают отдельные элементы таких масси-

вов. В этом случае каждый элемент вектора надо рассматривать

как отдельный элемент потока данных

. При работе в векторном

режиме векторные процессоры обрабатывают данные практически

параллельно, что делает их в несколько раз более быстрыми, чем

при работе в скалярном режиме. Максимальная скорость передача

данных в векторном формате может составлять 64 Гб/с, что на 2

порядка быстрее, чем в скалярных машинах. Примерами систем

подобного типа является, например,

процессоры фирм NEC и

Hitachi.

7.8. Процессоры с многозначной (нечеткой) логикой

Идея построения процессоров с нечеткой логикой (fuzzy

logic) основывается на нечеткой математике. Математическая тео-

рия нечетких множеств, предложенная проф. Л.А. Заде, являясь

предметом интенсивных исследований, открывает все большие

возможности перед системными аналитиками. Основанные на этой

теории различные компьютерные системы, в свою

очередь, суще-

ственно расширяют область применения нечеткой логики.

Подходы нечёткой математики дают возможность опериро-

вать входными данными, непрерывно меняющимися во времени и

значениями, которые невозможно задать однозначно, такими, на-

пример, как результаты статистических опросов. В отличие от

традиционной формальной логики, известной со времен Аристоте-

ля и оперирующей точными и четкими

понятиями типа истина и

ложь, да и нет, ноль и единица, нечеткая логика имеет дело со зна-

чениями, лежащими в некотором (непрерывном или дискретном)

диапазоне.

Функция принадлежности элементов к заданному множест-

ву также представляет собой не жесткий порог "принадлежит - не

принадлежит", а плавную сигмоиду, проходящую все значения от

нуля до единицы

. Теория нечеткой логики позволяет выполнять

162

над такими величинами весь спектр логических операций - объ-

единение, пересечение, отрицание и др.

Согласно знаменитой теореме FAT (Fuzzy Approximation

Theorem), доказанной Коско, любая математическая система мо-

жет быть аппроксимирована системой, основанной на нечеткой

логике. Свое второе рождение теория нечеткой логики пережила в

начале восьмидесятых годов, когда сразу несколько групп иссле-

дователей (в основном в

США и Японии) всерьез занялись созда-

нием электронных систем различного применения, использующих

нечеткие управляющие алгоритмы. Используя преимущества не-

четкой логики, заключающиеся в простоте содержательного пред-

ставления, можно упростить проблему, представить ее в более

доступном виде и повысить производительность системы.

Задачи с помощью нечёткой логики решаются по следую-

щему принципу:

1) численные

данные (показания измерительных приборов,

результаты анкетирования) фаззируются (переводятся в нечеткий

формат);

2) обрабатываются по определённым правилам;

3) дефаззируются и в виде привычной информации подают-

ся на выход.

Оказалось возможным создание нечеткого процессора, по-

зволяющего выполнять различные нечеткие операции и прибли-

женные рассуждения (нечеткий вывод) в соответствии с правила-

ми логического вывода. В

1986 году в AT&T Bell Labs создавались

процессоры с “прошитой” нечеткой логикой обработки информа-

ции.

В начале 90-х компания Adaptive Logic из США выпустила

кристалл, сделанный по аналогово-цифровой технологии (рис. 25).

Он позволит сократить сроки конструирования многих встроен-

ных систем управления реального времени, заменив собой тради-

ционные схемы нечетких микроконтроллеров. Аппаратный про-

цессор нечеткой логики второго

поколения принимает аналоговые

сигналы, переводит их в нечеткий формат, затем, применяя соот-

ветствующие правила, преобразует результаты в формат обычной

логики и далее – в аналоговый сигнал.

163

Рис. 25

Все это осуществляется без внешних запоминающих уст-

ройств, преобразователей и какого бы ни было программного

обеспечения нечеткой логики. Этот микропроцессор относительно

прост по сравнению с громоздкими программными обеспечения-

ми. Но так как его основу составляет комбинированный цифровой/

аналоговый кристалл, он функционирует на очень высоких скоро-

164

стях ( частота отсчетов входного сигнала – 10 кГц, а скорость

расчета – 500 тыс. правил/с), что во многих случаях приводит к

лучшим результатам в системах управления по сравнению с более

сложными, но медлительными программами.

В Европе и США ведутся интенсивные работы по интегра-

ции fuzzy команд в ассемблеры промышленных контроллеров

встроенных устройств (чипы Motorola 68HC11. 12. 21). Такие ап

паратные средства позволяют в несколько раз увеличить скорость

выполнения приложений и компактность кода по сравнению с

реализацией на обычном ядре. Кроме того, разрабатываются раз-

личные варианты fuzzy- сопроцессоров, которые контактируют с

центральный процессор через общую шину данных, концентриру-

ют свои усилия на размывании/ уплотнении информации и опти-

мизации использования правил (продукты Siemens Nixdorf).

Идеи нечеткой логики не являются панацеей и не смогут

совершить переворот в компьютерном мире. Нечеткая логика не

решит тех задач, которые не решаются на основе логики двоичной,

но во многих случаях она удобнее, производительнее и дешевле.

Разработанные на ее основе специализированные аппаратные ре-

шения (fuzzy-вычислители) позволят получить реальные преиму-

щества в

быстродействии. Если каскадировать fuzzy-вычислители,

мы получим один из вариантов нейропроцессора или нейронной

сети. Во многих случаях эти понятия просто объединяют, называя

общим термином «neuro-fuzzy logic».

В настоящее время перспективой использовать процессо-

ры, основанные на нечеткой логике всерьез заитересовались воен-

ные. Известно, что NASA рассматривает возможность применения

(если еще не применяет) нечеткие системы для

управления про-

цессами стыковки космических аппаратов.

7.9. Сигнальные процессоры

В ответ на возросшие запросы потребителей фирма

Motorola разработала новую архитектуру микросхемы, ориентиро-

ванную как на выполнение сложных алгоритмов цифровой обра-

ботки сигналов, так и на решение задач управления. Семейство

микросхем DSP568xx построено на базе ядра 16-разрядного про-

165

цессора DSP56800 с фиксированной точкой. Это ядро предна-

значено для эффективного решения задач управления и цифровой

обработки сигналов. Реализованный в нем набор команд обеспе-

чивает цифровую обработку сигналов с эффективностью лучших

DSP общего назначения и отвечает требованиям простоты созда-

ния компактных программ управления.

Ядро DSP56800 является программируемым 16-разрядным

КМОП процессором, предназначенным для выполнения

цифровой

обработки сигналов в реальном масштабе времени и решения вы-

числительных задач. Ядро DSP56800 (рис. 26) состоит из четырех

функциональных устройств: управления программой, генерации

адресов, арифметико-логической обработки данных, обработки

битов. Для увеличения производительности операции в устройст-

вах выполняются параллельно. Каждое из устройств имеет свой

набор регистров и логику управления и организовано таким

обра-

зом, что может функционировать независимо и одновременно с

тремя другими. Внутренние шины адресов и данных связывают

между собой память, функциональные и периферийные устройст-

ва (регистры периферийных устройств расположены в области па-

мяти). Таким образом, ядро реализует одновременное выполнение

нескольких действий: устройство управления выбирает первую

команду, устройство генерации адресов формирует

до двух адре-

сов второй команды, а АЛУ выполняет умножение третьей коман-

ды. Есть альтернативная возможность: в третьей команде опера-

цию может выполнять не АЛУ, а устройство обработки битов.

Конвейерная архитектура позволяет реализовать параллельную

работу устройств, входящих в состав микросхемы, и существенно

сократить время выполнения программы.

Конвейерная архитектура ядра DSP56800 оптимизирована

для

обеспечения эффективности цифровой обработки сигналов,

компактности программ управления и обработки сигналов, и удоб-

ства программирования. Ниже приведены некоторые характери-

стики сигнального процессора:

• производительность 40 MIPS при тактовой частоте 80

МГц и напряжении питания 2.7…3.6 В,

166

• наличие набора команд совмещенной обработки,

имеющих режимы адресации, характерные для программ цифро-

вой обработки сигналов,

Рис. 26

• однотактный параллельный 16х16 умножитель-сумматор,

167

• два 36-разрядных аккумулятора, включая биты расши-

рения,

• однотактное 16-разрядное устройство циклического сдви-

га,

• аппаратная реализация команд DO и REP,

• три внутренние 16-разрядные шины данных и три 16-

разрядные шины адреса,

• одна 16-разрядная шина внешнего интерфейса,

• набор команд управления и цифровой обработки,

• режимы адресации такие же, как в сигнальных процессо-

рах,

и команды, снижающие объем программы,

• эффективный компилятор языка С и поддержка локаль-

ных переменных,

• стек подпрограмм и прерываний, не имеющий ограниче-

ния по глубине.

Для любого высокопроизводительного вычислителя, на-

пример цифрового сигнального процессора, критичным является

процесс ввода/вывода данных с большой скоростью, т. к. при этом

замедляется обработка данных. Снижения

производительности

можно избежать путем использования гибкого набора команд со-

вмещенной с выполнением вычислительных операций передачи

данных. Реализованы два типа операций совмещенной передачи -

одинарная совмещенная передача и сдвоенное совмещенное чте-

ние. Оба типа операций существенно повышают скорость цифро-

вой обработки сигналов и численных расчетов. Все команды

DSP56800 с совмещенной передачей выполняются за

один ко-

мандный цикл и занимают одно слово в памяти программ.

Однократная совмещенная передача позволяет выполнить

арифметическое действие и одну передачу данных (чтение или за-

пись) за один командный цикл. Например, можно одной командой

выполнить сложение двух чисел и одновременно данные из реги-

стра АЛУ записать в память. Одновременно с

этим в устройстве

вычисления адресов производятся соответствующие вычисления.

Команда типа двойного совмещенного чтения допускает

выполнение арифметической операции и чтения двух величин из

Х-памяти данных в одной команде за один командный цикл. На-

пример, можно в одной команде выполнить умножение двух чи-

168

сел, просуммировать с третьим, округлить результат и одно-

временно выполнить пересылку двух чисел из Х-памяти данных в

два регистра АЛУ.

Обычные микроконтроллеры, как правило, имеют объем

встроенной в микросхему памяти, достаточный для выполнения

сложных алгоритмов управления без использования дополнитель-

ной внешней памяти. Многие микросхемы DSP содержат встроен-

ную память небольшого объема

и, как правило, им требуется

внешняя память для хранения программы. Микросхемы же семей-

ства DSP56F8хх имеют встроенную память большого объема. Гар-

вардская архитектура DSP обеспечивает наличие двух независи-

мых областей памяти - данных и программ. Для хранения в микро-

схеме данных и программ используется встроенная оперативная

память и флэш-память.

Объём памяти

каждого типа для микросхем семейства

DSP56F8хх приведен в табл. 5. Как память программ, так и память

данных могут быть расширены путем подключения внешней па-

мяти. Микросхемы DSP56F803, DSP56F805, DSP56F807 допуска-

ют расширение объема внешней памяти до 64 К слов.

Таблица 5

Встроенная память DSP56F801 DSP56F803 DSP56F805 DSP56F807

Флэш-память программы 8k x 16 32k x 16 32k x 16 60k x 16

Флэш-память данных 2k x 16 4k x 16 4k x 16 8k x 16

ОЗУ программ 1k x 16 512 x 16 512 x 16 2k x 16

ОЗУ данных 1k x 16 2k x 16 2k x 16 4k x 16

Флэш-память программы за-

грузки

2k x 16 2k x 16 2k x 16 2k x 16

Широкий набор периферийных устройств обычно являлся

основной характеристикой микроконтроллеров, встраиваемых в

устройства общего назначения. С другой стороны, обычные DSP

были ориентированы на численную обработку сигналов и не со-

держали полного набора встроенных периферийных устройств,

необходимых для решения задач управления. Использование

внешних периферийных устройств приводит к увеличению числа

169

микросхем, усложнению платы и существенному возрастанию

стоимости изделия.

Микросхемы семейств DSP56F8хх (рис. 27, табл. 6) имеют

широкий набор встроенных периферийных устройств, пригодных

для использования в системах управления всех типов

Рис. 27

170

Таблица 6

DSP56824 DSP56F801 DSP56F803 DSP56F805 DSP56F80

Тактовая часто-

та, МГц

70 80 80 80 80

Производитель-

ность, MIPS

35 40 40 40 40

Интерфейсы

2SPI, SCI,

SSI

SCI, SPI

2SCI, SPI,

CAN

2SCI, SPI,

CAN

2SCI, SPI,

CAN

АЦП -

2 четырех-

кан.

12-разрядн.

2 четырех-

кан.

12-разрядн.

2 четырех-

кан.

12-разрядн.

4 четырех-

кан.

12-разрядн.

ШИМ-

генераторы

6-канальн.

15-разр.

6-канальн.

15-разр.

2 6-канальн.

15-разр.

2 6-

канальн.

15-разр.

Прочие функ-

циональные

особенности

ФАПЧ, 3-

кан. тай-

мер

НВИ*,

ФАПЧ, 2-

кан.таймер

НВИ*,

ФАПЧ, 5-

кан.таймер

НВИ*,

ФАПЧ, 6-

кан.таймер

НВИ*,

ФАПЧ, 6-

кан.таймер

. Этот набор встроенных устройств существенно снижает

цену системы по сравнению с реализацией устройств управления

на основе традиционных DSP. Более того, так как встроенные уст-

ройства имеют заранее определенный интерфейс с ядром DSP (в

отличие от внешних периферийных устройств), то упрощаются

разработка системы, программирование и управление периферий-

ными устройствами. Таким образом, время разработки

программ

сокращается. Микросхема DSP56F805 содержит следующие пери-

ферийные блоки:

• два шестиканальных ШИМ-генератора (PWMA & PWMB)

с привязкой импульсов к центру или краю временного интервала,

программированием длительности "мертвого времени" и защитой

в случае возникновения аварийных режимов работы; каждый ге-

нератор снабжен тремя сенсорами тока и четырьмя входами ава-

рийного отключения,

• два 12-разрядных АЦП

с одновременной выборкой, снаб-

женные входными четырехканальными мультиплексорами,