Минск: БГУИР. - 192 с.
Содержание:
Многоуровневая компьютерная организация
Языки, уровни и виртуальные машины
Современные многоуровневые машины
Развитие многоуровневых машин
Развитие компьютерной архитектуры
Нулевое поколение – механические компьютеры (1642-1945)
Первое поколение – электронные лампы (1945-1955)
Второе поколение – транзисторы (1955-1965)
Третье поколение – интегральные схемы (1965-1980) 11
Четвертое поколение – сверхбольшие интегральные схемы (1980-?)
Семейства компьютеров
Pentium II
UltraSPARC II
PicoJava II
Цифровой логический уровень
Вентили и булева алгебра
Основные цифровые логические схемы 16
Комбинационные схемы
Арифметические схемы
Память
Микросхеы процессоров и шины
Микросхемы процессоров
Шины
Примеры центральных процессоров
Ultrasparc II
Примеры шин
Микроархитектурный уровень
Микроархитектура
Синхронизация тракта данных
Микроархитектура процессора Pentium II
Блок отправки/выполнения
Микроархитектура процессора UltraSPARC II
Микроархитектура процессора picoJava II
Сравнение Pentium, UltraSPARC и picoJava
Уровень архитектуры команд
Общий обзор уровня архитектуры команд
Типы данных
Типы данных процессора Pentium II
Форматы команд
Сравнение способов адресации
Типы команд
Команды перемещения данных
Бинарные операции
Унарные операции
Сравнения и условные переходы
Сравнение наборов команд
Поток управления
Последовательный поток управления и переходы89
Процедуры
Ловушки
Прерывания
Intel IA-64
Уровень операционной системы
Виртуальная память
Организация виртуальной памяти
DPL
Внутренний стек
(PL1)
SS3
ESP3
Виртуальные команды ввода-вывода
Архитектуры компьютеров параллельного действия
Вопросы разработки компьютеров параллельного действия
Информационные модели
Сети межсоединений
Производительность
Метрика программного обеспечения
Программное обеспечение
Классификация компьютеров параллельного действия
Компьютеры SIMD
Массивно-параллельные процессоры
Мультипроцессоры с памятью совместного использования
Семантика памяти
Архитектуры UMA SMP с шинной организацией
Мультипроцессоры UMA с координатным коммутатором
Мультипроцессоры UMA с многоступенчатыми сетями
Мультипроцессоры NUMA
Мультипроцессоры CC-NUMA
Мультипроцессоры COMA
Мультикомпьютеры с передачей сообщений
MPP – процессоры с массовым параллелизмом
COW – Clusters of Workstation (кластеры рабочих станций)
Планирования
Связное программное обеспечение для мультикомпьютеров
Совместно используемая память на прикладном уровне
Суперкомпьтер СКИФ
Принципы построения суперкомпьютеров семейства СКИФ
Базовая кластерная архитектура
Базовое (системное) программное обеспечение
Иерархические кластерные конфигурации (метакластеры)
Универсальная двухуровневая архитектура
Особенности архитектуры семейства суперкомпьютеров СКИФ
Модели суперкомпьютеров СКИФ ряда 2
Суперкомпьютер СКИФ К-500
Суперкомпьютер СКИФ К-1000
Содержание:
Многоуровневая компьютерная организация
Языки, уровни и виртуальные машины
Современные многоуровневые машины
Развитие многоуровневых машин
Развитие компьютерной архитектуры
Нулевое поколение – механические компьютеры (1642-1945)
Первое поколение – электронные лампы (1945-1955)
Второе поколение – транзисторы (1955-1965)
Третье поколение – интегральные схемы (1965-1980) 11
Четвертое поколение – сверхбольшие интегральные схемы (1980-?)
Семейства компьютеров
Pentium II
UltraSPARC II
PicoJava II
Цифровой логический уровень
Вентили и булева алгебра
Основные цифровые логические схемы 16
Комбинационные схемы
Арифметические схемы
Память
Микросхеы процессоров и шины
Микросхемы процессоров
Шины
Примеры центральных процессоров
Ultrasparc II
Примеры шин
Микроархитектурный уровень
Микроархитектура
Синхронизация тракта данных
Микроархитектура процессора Pentium II
Блок отправки/выполнения
Микроархитектура процессора UltraSPARC II
Микроархитектура процессора picoJava II
Сравнение Pentium, UltraSPARC и picoJava
Уровень архитектуры команд
Общий обзор уровня архитектуры команд
Типы данных
Типы данных процессора Pentium II
Форматы команд
Сравнение способов адресации
Типы команд
Команды перемещения данных
Бинарные операции
Унарные операции
Сравнения и условные переходы
Сравнение наборов команд
Поток управления
Последовательный поток управления и переходы89
Процедуры
Ловушки
Прерывания
Intel IA-64
Уровень операционной системы
Виртуальная память
Организация виртуальной памяти
DPL
Внутренний стек
(PL1)
SS3
ESP3
Виртуальные команды ввода-вывода
Архитектуры компьютеров параллельного действия
Вопросы разработки компьютеров параллельного действия
Информационные модели
Сети межсоединений
Производительность
Метрика программного обеспечения
Программное обеспечение
Классификация компьютеров параллельного действия
Компьютеры SIMD
Массивно-параллельные процессоры
Мультипроцессоры с памятью совместного использования
Семантика памяти
Архитектуры UMA SMP с шинной организацией
Мультипроцессоры UMA с координатным коммутатором
Мультипроцессоры UMA с многоступенчатыми сетями
Мультипроцессоры NUMA
Мультипроцессоры CC-NUMA
Мультипроцессоры COMA
Мультикомпьютеры с передачей сообщений
MPP – процессоры с массовым параллелизмом
COW – Clusters of Workstation (кластеры рабочих станций)
Планирования
Связное программное обеспечение для мультикомпьютеров
Совместно используемая память на прикладном уровне
Суперкомпьтер СКИФ
Принципы построения суперкомпьютеров семейства СКИФ
Базовая кластерная архитектура
Базовое (системное) программное обеспечение
Иерархические кластерные конфигурации (метакластеры)
Универсальная двухуровневая архитектура
Особенности архитектуры семейства суперкомпьютеров СКИФ
Модели суперкомпьютеров СКИФ ряда 2
Суперкомпьютер СКИФ К-500
Суперкомпьютер СКИФ К-1000