Юрганов А.А., Кожевников В.А. Регулирование возбуждения синхронных генераторов

Подождите немного. Документ загружается.

максимального тока ротора, воздействуя на систему управления

ти-ристорами, а также уменьшает уставку напряжения при

перегреве генератора до допустимого уровня.

Форсирование возбуждения при снижении напряжения статора

ниже заданной уставки обеспечивает блок форсировки (БФ). Благо-

даря этому обеспечиваются высокие пределы динамической устойчи-

вости.

Блок ограничения минимального возбуждения (ОМВ) осуществ-

ляет защиту торцевых зон статора от недопустимого нагрева. В него

закладывается граница допустимых режимов [40] в координатах ак-

тивной и реактивной составляющих тока статора

. При выходе режима

работы генератора за ее пределы безынерционно увеличивается

уставка напряжения статора. Если конструкция генератора исключает

перегрев торцевых зон, то граница ОМВ может быть перестроена на

ограничение внутреннего угла генератора (ограничение по ус-

тойчивости).

Сигналы стабилизации, пропорциональные изменению и первой

производной частоты напряжения, формирует блок частоты и защиты

(БЧЗ

). При одновременном увеличении напряжения статора, частоты

и производной частоты, что характерно при обрыве электропередачи,

выход БЧЗ блокируется с целью исключения ложного форсирования.

Подгонка напряжения генератора к напряжению сети при авто-

матической точной синхронизации и самосинхронизации осуществ-

ляется блоком подгонки (ПУН). После окончания подгонки ПУН вы-

дает соответствующий сигнал.

Суммирование и

усиление сигналов регулирования и стабилизации

происходят на блоке усиления (БУ). Его выходной сигнал является

выходом АРВ, поэтому БУ осуществляет гальваническую развязку

между цепями АРВ и системы управления тиристорным пре-

образователем (СУТ).

4.3. Типовые узлы регулятора

Блоки АРВ—СДП1 спроектированы из ряда типовых узлов.

Рассмотрим наиболее характерные из них.

4.3.1. Синхронный фильтр

Синхронный фильтр (СФ) предназначен для формирования

аналогового сигнала, равного среднему значению входного на-

пряжения. При этом он подавляет переменную составляющую вход-

ного напряжения частоты, равной частоте сигнала управления и

кратной ей. Фильтр состоит из операционного усилителя, собранного

по схеме интегратора, и трех транзисторов (рис. 4.2). Транзистор Т1

работает в режиме ключа и

управляется от Т2. На двойном транзи-

сторе ТЗ собран истоковый повторитель.

Рис. 4.2. Синхронный фильтр.

Рассмотрим работу СФ при скачкообразном изменении входного

напряжения, произошедшем в середине периода управляющего сиг-

нала (момент времени t

B , рис. 4.3).

В исходном состоянии (t <tB

B) ток, протекающий по цепи R5—R6—

R8, создает положительное падение напряжения на базе транзистора

Т2 по отношению к его эмиттеру. При этом Т2 открыт и отрицатель-

ное напряжение источника питания поступает на затвор транзистора

77, тем самым запирая его. Закрытое состояние Т1 соответствует ра-

зомкнутому состоянию ключа. В этом случае отсутствует цепь заряда

и разряда конденсатора СЗ и его напряжение остается неизменным

при изменении входного напряжения и напряжения интегратора. В

Рис. 4.3. Временные диаграммы работы синхронного фильтра.

момент времени t

B, соответствующий фронту входного сигнала, опе-

рационный усилитель начинает интегрировать. В момент времени t

соответствующий изменению полярности управляющего сигнала с

положительной на отрицательную, импульс отрицательной полярно-

сти запирает транзистор Т2. Напряжения на истоке и затворе T1 ста-

новятся равными, и ключ замыкается. Происходит заряд конденсатора

СЗ через резистор R4 до напряжения интегратора. Очевидно, что

заряд СЗ произойдет до указанной величины только в том случае, если

постоянная

времени заряда, равная TB

B = RB

BCB

B, будет меньше 4-кратной

длительности импульса, определяемой параметрами диф-

ференцирующей цепи C2—R5—R6—R8. Напряжение на истоке

транзистора ТЗ (выход синхронного фильтра) повторяет напряжение

конденсатора СЗ. Следовательно, в момент времени t

B будет справед-

ливо равенство

где τ — период управляющего сигнала.

На интервале времени [t

B, tB

B] интегрируется алгебраическая сумма

входного и выходного напряжений, и в момент времени tB

B , когда

произойдет очередное замыкание ключа T1, будет справедливо но-

вое равенство

Постоянная времени интегратора равна периоду управляющего

сигнала

При этих условиях в момент времени t

B амплитуды входного и

выходного сигналов станут равными.

В дальнейшем выходное напряжение меняться не будет, так как

прекратится процесс интегрирования ввиду равенства нулю подын-

тегральной функции.

Особый интерес вызывает многофазный синхронный фильтр,

представляющий собой совокупность синхронных фильтров, на вход

которых подается одинаковое напряжение, а фазы управляющих сиг-

налов сдвинуты на 2π/n (n —

число фаз). Очевидно, что передаточная

функция многофазного дискретизатора, определенная как реакция на

единичный входной сигнал, имеет вид:

Рис. 4.4. Амплитудно-фазочастотная характеристика

синхронного фильтра.

Точками отмечены результаты эксперимента.

Передаточная функция интегратора, входящего в состав синхрон-

ного фильтра, определенная аналогичным образом, может быть за-

писана в виде:

Передаточная функция многофазного синхронного фильтра будет

иметь вид:

Сравнение расчетной частотной характеристики СФ с экспери-

ментальной (рис. 4.4) показывает, что они отличаются не более чем на

2 % по амплитуде и 3° по фазе. Это различие можно объяснить

разбросом параметров элементов, входящих в схему.

4.3.2. Фазочувствительный выпрямитель

В состав фазочувствительного выпрямителя (ФЧВ) входят

операционный блок и четыре транзистора: ТЗ и Т4 работают

в клю-

чевом режиме и управляются транзисторами Т1 и Т2 соответственно

(рис. 4.5).

При наличии на управляющем входе напряжения отрицательной

полярности на базе T1 будет отрицательный потенциал по отношению

к эмиттеру. Он открывает транзистор. При этом напряжения затвора и

истока ТЗ становятся равными и ключ, собранный на ТЗ, замыкается.

Ток по цепи

эмиттер—коллектор Т1—R3—R4 вызывает

положительное падение напряжения на базе Т2 относительно его

эмиттера. Транзистор Т2 открывается, и отрицательный потенциал

поступает на затвор Т4. При этом ключ, собранный на Т4,

разо-

мкнется. Замкнутому ключу ТЗ и разомкнутому Т4 соответствует

коэффициент передачи операционного усилителя К = -R

B/RB

Положительное напряжение на управляющем входе запирает

транзистор Т1. Напряжение отрицательной полярности через рези-

сторы R4, R3 поступает на затвор ТЗ. Ключ на транзисторе ТЗ раз-

мыкается. При отсутствии тока в резисторе R4 напряжения базы и

эмиттера Т2 становятся равными; Т2 запирается. Отсутствие тока

через него уравнивает потенциалы истока и затвора Т4, и ключ,

со-

бранный на нем, замыкается. Разомкнутому ключу ТЗ и замкнутому

ключу Т4 соответствует коэффициент передачи операционного уси-

лителя

Номиналы резисторов R8 и R6 выбраны равными. В этом случае:

4.3.3. Управляемый интегратор

Управляемый интегратор (ИНТ) формирует сигнал, про-

порциональный величине определенного интеграла входного напря-

жения на интервале времени между двумя управляющими импуль-

сами. ИНТ собран на операционном усилителе и двух транзисторах

(рис. 4.6). Входной сдгнал через сопротивление R3 подается на ин-

вертирующий вход усилителя; управляющее напряжение через R1

поступает на базу Т1. Сигнал управления положительной полярно-

сти, создавая положительное падение напряжения базы Т1 относи-

тельно эмиттера, открывает его. Отрицательное напряжение источ-

ника питания через эмиттер—коллектор Т1 поступает на затвор Т2,

собранного по схеме ключа. Отрицательное напряжение затвора раз-

мыкает ключ, и операционный усилитель становится интегратором,

т. е.

При отрицательном напряжении управления Т1 закрывается, и

положительное напряжение источника питания через резистор R5

подается на затвор T2. Положительный потенциал затвора T2 замы-

кает ключ, закорачивая тем самым вход и выход операционного уси-

лителя. В этом случае

Таким образом, в зависимости от полярности управляющего сиг-

нала рассмотренное устройство осуществляет интегрирование вход-

ного напряжения или обнуление выходного сигнала.

4.3.4. Быстродействующее запоминающее устройство

В состав быстродействующего запоминающего

устройства (БЗУ) входит операционный усилитель и три транзистора

(рис. 4.7). На Т2 собран полупроводниковый ключ, который

управляется. Т1. Транзистор с изолированным затвором ТЗ

работает в

режиме исто-кового повторителя и служит для увеличения входного

сопротивления операционного усилителя.

При отрицательном напряжении управления Т1 закрыт и ключ,

собранный на Т2, замкнут. Схема становится эквивалентной апери-

одическому звену первого порядка:

Через промежуток времени, превышающий три постоянных вре-

мени, на выходе усилителя установится напряжение, пропорцио-

нальное величине входного сигнала.

При поступлении на управляющий вход напряжения положитель-

ной полярности полупроводниковый ключ разомкнется. Напряжение

выхода усилителя сохранится и не будет меняться при изменении

входного сигнала, так как разомкнутый ключ разорвет цепь разряда

конденсатора.

4.4. Устройство и работа блоков

регулятора АРВ—СДП1

4.4.1. Блок напряжения

Блок напряжения (БН) формирует аналоговые сигналы,

пропорциональные отклонению напряжения статора от заданного

значения и первой производной напряжения статора. В его состав

входят три компаратора (К1—КЗ), три усилителя (У1—УЗ), три син-

хронных фильтра (СФ1—СФЗ), интегратор (И) и

дифференциатор (Д)

(рис. 4.8). На вход поступают синусоидальные напряжения, про-

порциональные линейным напряжениям статора, выпрямленное на-

пряжение, среднее значение которого пропорционально среднему

значению напряжения статора, а также аналоговые сигналы, форми-

рующие задание. В их число входят: уставка напряжения от БУН и

БОР, реактивные токи генератора и группы генераторов от БРТ-1 и

БРТ-2, сигнал, пропорциональный частоте от БЧЗ, а также выходное

напряжение блока ОМВ. Сигналы, пропорциональные реактивным

токам генератора и группы генераторов, необходимы для создания

требуемого статизма регулирования. Сигнал, пропорциональный ча-

стоте, служит для снижения величины напряжения статора в режиме

выбега. Сигналы БОР и ОМВ осуществляют ограничение возбуждения

сверху и снизу соответственно.

Сигналы, определяющие задание,

поступают на вход усилителя У1, где алгебраически суммируются с

сигналом, пропорциональным среднему значению напряжения

статора. На выходе У1 образуется сигнал, пропорциональный от-

клонению напряжения статора от заданной величины.

Синусоидальные сигналы линейных напряжений поступают на

входы компараторов и преобразуются в симметричные прямоугольные

импульсы управления синхронными фильтрами. На вход синхронных

фильтров подается выходное напряжение усилителя У1. Выходные

сигналы фильтров, пропорциональные отклонению напряжения,

суммируются на сумматоре (С). Кроме выходов синхронных фильтров

ко входу сумматора подключен выход интегратора. Входы

интегратора подключены к выходам усилителей У1, У 2, УЗ, причем

выход УЗ (выход БН) поступает на вход интегратора через делитель S.

Таким образом формируется напряжение,

определяемое при от-

сутствии сигнала ОМВ уравнением

где К — коэффициент пропорциональности.

Уравнение сумматора и усилителя УЗ имеет вид:

Решив совместно последние два уравнения, получим:

Параметры блока напряжения выбраны таким образом, что К = =

B = 20 В/е.н., КB

B = 1/3, T = 0.044 с.

При положениях переключателя коэффициента усиления сигнала

отклонения напряжения «25», «50», «200» значения величии делителя

5 равны 1, 1/2, 1/8 соответственно. Следовательно, при положении

переключателя «200»

и осуществляется пропорционально-интегральное регулирование.

При положении переключателя «25»

и обеспечивается пропорциональное регулирование.

Сигнал производной напряжения статора формируется диффе-

ренциатором.

4.4.2. Блоки реактивного тока

Блоки реактивного тока (БРТ) формируют аналоговые

сигналы, пропорциональные реактивным составляющим тока генера-

тора (БРТ-1) или группы генераторов (БРТ-2). В состав каждого БРТ

входят компаратор (К), усилитель (У), фазочувствительный

выпрямитель (ФЧВ), два одновибратора (OB1, OB2), быстродейству-

ющее запоминающее устройство

(БЗУ) и фильтр (Ф) (рис. 4.9). На

вход БРТ поступают синусоидальные сигналы, пропорциональные

линейному напряжению U

B и фазному току IB

B :

Компаратор преобразует входное синусоидальное напряжение в

симметричные прямоугольные импульсы:

Рис. 4.9. Функциональная схема блока БРТ.

где n = 0, 2, 4, ... — четные числа натурального рада.

Напряжение выхода усилителя, где осуществляется инвертирова-

ние синусоидального сигнала фазного тока, подается на фазочувст-

вительный выпрямитель. При этом

или

Выход ФЧВ поступает на вход управляемого интегратора. В мо-

мент времени t= π(n + 1)/ω и напряжение на выходе УИ будет

В момент времени t = π(n + 2)/ω напряжение выхода УИ равно

Таким образом, в моменты перехода линейного напряжения через