Сушкин И.Н. Вычислительная техника и информационные технологии

Подождите немного. Документ загружается.

при наличии разрешающего сигнала

AEN

. Сигнал

MCE

ис-

пользуется только при каскадировании контроллеров прерываний и служит

для считывания адреса ведомого контроллера приоритетных прерываний.

Сигналы

IOWC

IORC

служат для ВУ командами записи и чтения инфор-

мации с шины данных, сигналы

MRDC

MWTC

– командами чтения и за-

писи соответственно. Сигналы

AIOWC

AMWC

– сигналы опережающей

записи для ВУ и памяти и служат для их подготовки к записи информации.

Выходной сигналы

INTA

определяет начало обработки запроса преры-

вания от ВУ.

Назначение сигнала

()

ALESTB

такое же, как и в минимальном режиме:

защелкивание адреса в буферном регистре.

Рис. 3. Структура системного контроллера К1810ВГ88

1.2.2. Организация памяти в микропроцессорах I8086/88

Память для процессоров 8086/8088 представляется в виде линейной по-

следовательности байт. Для обращения к памяти процессор (совместно с

внешней схемой) формирует шинные сигналы MEMWR (Memory Write) и

MEMRD (Memory Read) для операций записи и считывания соответственно.

Охват пространства адресов размером 1 Мб обеспечивается 20-разрядной

шиной адреса. Логически память разбивается на сегменты размером по 64

Кб. Физический адрес памяти (поступающий на шину адреса разрядностью

20 бит) состоит из двух 16-битных частей – адреса сегмента Seg и исполни-

тельного адреса ЕА (executive address), суммируемых со смещением на 4 бита

(рис. 4). Сдвиг адреса сегмента на 4 бита влево эквивалентен его умножению

на 16, следовательно, физический адрес PA=16 x Seg + ЕА. Адрес сегмента

Seg является содержимым одного из регистров CS, DS, SS или ES. Исполни-

тельный адрес, также называемый эффективным адресом, может быть кон-

стантой, содержимым регистров, ячейки памяти или суммой нескольких ве-

личин (например, двух регистров и константы), но эта сумма является 16-

разрядной (перенос игнорируется). Таким образом, физический адрес нико-

гда не перейдет границу 64-килобайтного сегмента, на начало которого ука-

зывает используемый сегментный указатель. С одной стороны, это свойство

обеспечивает некоторую защиту сегментов друг от друга (хотя некорректно

написанная программа может легко перезагрузить указатель сегмента и «на-

ехать» на данные другого сегмента), но с другой ~ сегментация памяти явля-

ется существенным неудобством для написания больших программных мо-

дулей. В 1976 году ограничение в 64 Кб памяти кода для одного модуля при

общем объеме 1 Мб, конечно же, не казалось пугающим, но «бум» развития

программного обеспечения PC в целях совместимости потребовал сохране-

ния сегментации и в последующих моделях процессоров. С сегментацией

связаны понятия ближнего и дальнего адреса (вызова, перехода). При ближ-

нем (Near) вызове доступ к требуемой ячейке осуществляется только указа-

нием смещения, а адрес сегмента определяется текущим содержимым соот-

ветствующего регистра сегмента. Разновидностью ближнего перехода, по ко-

торому доступен любой адрес сегмента, является короткий (Short) переход, в

котором смещение указывается не двумя, а одним байтом, что используется в

командах условных переходов. Короткий переход позволяет достигать сме-

щения -128...+127 байт относительно текущего адреса в пределах указанного

сегмента. При дальнем (Far) обращении указывается полный адрес, содер-

жащий 16-байт-ное значение сегмента (загружаемое в соответствующий сег-

ментный регистр) и 16-байтное смещение. Естественно, что дальние обраще-

ния выполняются медленнее (хотя бы из-за потребности пересылок большего

количества байт адреса).

Процессор может обращаться как к одному байту памяти, так и слову,

состоящему из двух байт, или двойному слову (4 байта). При размещении

слова в памяти байт с адресом, соответствующим адресу слова, содержит его

младшую часть (Low), следующий байт содержит старшую часть (High).

Слово может размещаться в памяти как по четному (Even), так и по нечетно-

му (Odd) адресу. Двойное слово обычно используется для хранения полного

адреса, и в нем располагается сначала слово смещения (в порядке L, Н), а за-

тем сегмента (в том же порядке). Сегментация памяти и порядок L, Н явля-

ются характерной чертой процессоров Intel.

Рис. 4. Формирование физического адреса памяти процессором 8086/8088

Все пространство памяти разбивается на параграфы – области из 16

смежных байт, начиная с нулевого адреса. Вполне очевидно, что любой сег-

мент может начинаться только на границе параграфа (четыре младших бита

адреса – нулевые).

При подключении ЗУ к шинам МПС необходимо обеспечивать переда-

чу как двухбайтовых слов, так и отдельных байтов. С этой целью память

выполняется в виде двух банков (рис. 5): младшего, подключаемого к линиям

данных D7–DO и содержащего байты с четными адресами (А0=0), и стар-

шего, соединенного с D15–D8 и содержащего байты с нечетными адреса-

ми (А0=1). Чтобы каждое слово передавалось за один цикл шины, слова

располагают только с четных адресов. Напомним, что адресная линия АО

совместно с линией разрешения старшего банка ВНЕ обеспечивает следую-

щие варианты пересылок по шине данных:

А0=0, ВНЕ = 0 – пересылается слово;

А0=0, ВНЕ = 1 – пересылается только младший байт;

A0=l, BHE = 0 – пересылается только старший байт,

А0=1, ВНЕ=1 – устройство не выбрано

Выработка сигнала ВНЕ и указанный порядок пересылок реализуются

микропроцессором автоматически.

При чтении из ЗУ в любом случае на шину данных будет подаваться

слово, из которого МП при необходимости выберет требуемый байт и по-

местит его в регистр, указанный в выполняемой команде. Поэтому сигналы

ВНЕ и АО на ПЗУ не подаются. При записи в ЗУ необходимо различать

старший и младший байты (иначе может происходить разрушение информа-

ции, хранящейся в соседнем байте). Для этого сигналы ВНЕ и АО подаются

на входы CSH и CSL выбора старшего и младшего банков ОЗУ.

Рис. 5. Схема подключения банков памяти

Процесс обращения к ПЗУ стробируется сигналом MEMR, а к ОЗУ

– сигналами MEMR и MEMW, объединенными с помощью логического эле-

мента И-НЕ. В примере, показанном на рис. 5, емкость каждого блока

(ПЗУ и ОЗУ) составляет 8 Кбайт. Блок ПЗУ может быть, например, вы-

полнен на основе двух включенных параллельно БИС К573РФ4 емкостью 8

Кбайт каждая, а блок ОЗУ – на основе восьми БИС К537РУ10 емкостью 2

Кбайт каждая. Адресные входы А12–АО каждой пары БИС соединены

параллельно и подключены к адресным линиям А13–А1. Оставшаяся сво-

бодной линия А14 используется для различения блоков ПЗУ (А14=0) и

ОЗУ (А14=1). В более общем случае для различения блоков ПЗУ и ОЗУ, а

также для раздельной адресации страниц этих блоков осуществляется де-

шифрация старших адресных линий, например, с помощью ИС К155ИД4.

1.2.3. Организация ввода/вывода в микропроцессорной системе

Вводом/выводом (ВВ) называется передача данных между ядром ЭВМ,

включающим в себя микропроцессор и основную память, и внешними уст-

ройствами (ВУ). Это единственное средство взаимодействия ЭВМ с «внеш-

ним миром», и архитектура ВВ (режимы работы, форматы команд, особенно-

сти прерываний, скорость обмена и др.) непосредственно влияет на эффек-

тивность всей системы. За время эволюции ЭВМ подсистема ВВ претерпела

наибольшие изменения благодаря расширению сферы применения ЭВМ и

появлению новых внешних устройств. Особенно важную роль средства ВВ

играют в управляющих ЭВМ. Разработка аппаратных средств и программно-

го обеспечения ВВ является наиболее сложным этапом проектирования но-

вых систем на базе ЭВМ, а возможности ВВ серийных машин представляют

собой один из важных параметров, определяющих выбор машины для кон-

кретного применения.

Программная модель внешнего устройства. Подключение внешних

устройств к системной шине осуществляется посредством электронных схем,

называемых контроллерами ВВ (интерфейсами ВВ). Они согласуют уровни

электрических сигналов, а также преобразуют машинные данные в формат,

необходимый устройству, и наоборот. Обычно контроллеры ВВ конструк-

тивно оформляются вместе с процессором в виде интерфейсных плат.

В процессе ввода/вывода передается информация двух видов: управ-

ляющие данные (слова) и собственно данные, или данные-сообщения.

Управляющие данные от процессора, называемые также командными словами

или приказами, инициируют действия, не связанные непосредственно с пере-

дачей данных, например запуск устройства, запрещение прерываний и т. п.

Управляющие данные от внешних устройств называются словами состояния;

они содержат информацию об определенных признаках, например о готовно-

сти устройства к передаче данных, о наличии ошибок при обмене и т. п. Со-

стояние обычно представляется в декодированной форме – один бит для ка-

ждого признака.

Регистр, содержащий группу бит, к которой процессор обращается в

операциях ВВ, образует порт ВВ. Таким образом, наиболее общая программ-

ная модель внешнего устройства, которое может выполнять ввод и вывод,

содержит четыре регистра ВВ: регистр выходных данных (выходной порт),

регистр входных данных (входной порт), регистр управления и регистр со-

стояния (рис. 6). Каждый из этих регистров должен иметь однозначный ад-

рес, который идентифицируется дешифратором адреса. В зависимости от

особенностей устройства общая модель конкретизируется, например, отдель-

ные регистры состояния и управления объединяются в один регистр, в уст-

ройстве ввода (вывода) имеется только регистр входных (выходных) данных,

для ввода и вывода используется двунаправленный порт.

Непосредственные действия, связанные с вводом/выводом, реализуют-

ся одним из двух способов, различающихся адресацией регистров ВВ.

Интерфейс с изолированными шинами характеризуется раздельной ад-

ресацией памяти и внешних устройств при обмене информацией. Изолиро-

ванный ВВ предполагает наличие специальных команд ввода/вывода, общий

формат которых показан на рис. 7. При выполнении команды ввода IN со-

держимое адресуемого входного регистра PORT передается во внутренний

регистр REG процессора, а при выполнении команды OUT содержимое реги-

стра REG передается в выходной порт PORT. В процессоре могут быть и дру-

гие команды, относящиеся к ВВ и связанные с проверкой и модификацией

содержимого регистра управления и состояния.

Рис. 6. Программная модель внешнего устройства

Рис. 7. Команды ввода/вывода (общий формат)

Нетрудно заметить, что в этом способе адресное пространство портов

ввода и вывода изолировано от адресного пространства памяти, т. е. в МПС

один и тот же адрес могут иметь порт ВВ и ячейка памяти (раздельная адре-

сация). Ещё раз подчеркнём, что разделение адресных пространств осущест-

вляется с помощью управляющих сигналов, относящихся к системам ВВ и

памяти (MEMRD# – считывание данных из памяти, MEMWR# – запись дан-

ных в память, IORD# – чтение порта ВВ, IOWR# – запись в порт ВВ) (знак # –

активный низкий уровень сигналов).

В МПС, рассчитанной на изолированный ВВ, нетрудно перейти к ВВ,

отображенному на память. Если, например, адресное пространство памяти

составляет 64 Кбайт, а для программного обеспечения достаточно 32 Кбайт,

то область адресов от 0 до 32 К – используется для памяти, от 32 К до 64 К –

для ввода/вывода. При этом признаком, дифференцирующим обращения к

памяти и портам ВВ, может быть старший бит адреса.

Таким образом, интерфейс с общими шинами (ввод/вывод с отображе-

нием на память) имеет организацию, при которой часть общего адресного

пространства отводится для внешних устройств, регистры которых адресу-

ются так же, как и ячейки памяти. В этом случае для адресации портов ВВ

используются полные адресные сигналы: READ – чтение, WRITE – запись.

При подключении внешних устройств также возникает проблема переда-

чи слов или отдельных байтов по шине данных (ШД). К устройствам, которые

осуществляют обмен байтами и поэтому подключаются к младшей или

старшей половине ШД, относятся, в частности, все программируемые БИС.

В этом случае отдельно дешифруются четные и нечетные адреса ВУ и

полученные таким образом сигналы выбора CS подаются на соответствую-

щие входы БИС (рис. 8). Устройства с четными адресами подключаются

к младшей половине ШД (или ко всей ШД), а устройства с нечетными ад-

ресами – к старшей половине ШД. Если, например, необходимо передавать

слова с помощью БИС интерфейса К580ВВ55, то параллельно включается

две такие БИС, входы CS которых соединены с разными дешифраторами

адреса. При этом имеется возможность передавать не только слова, но и

отдельные байты, т е. обращаться индивидуально к каждой БИС Если в

этом нет необходимости, то входы CS обеих БИС можно подключить к од-

ному выходу верхнего дешифратора DC.

Рис. 8. Подключение программируемых БИС к микропроцессорной системе

Несколько иной способ выработки сигналов CS показан на рис. 9, где

возможна передача слов по нечетному адресу, при которой МП последова-

тельно передает два байта.

Если в системе реализуется ввод – вывод, отображенный на память,

то могут потребоваться дополнительные дешифраторы. При этом целесооб-

разно применять биполярные программируемые ПЗУ, которые хотя и ус-

тупают дешифраторам по быстродействию, но обеспечивают полное дешиф-

рирование многобитового адреса одной БИС. Кроме того, появляется воз-

можность изменения адресов ввода – вывода путем замены такой ПЗУ без

изменения монтажа.

При использовании ВУ, ориентированных на передачу байтов, может

оказаться целесообразным преобразование двухбайтовой ШД в однобайто-

вую (рис. 10). Это, в частности, требуется для организации прямого

доступа к памяти с помощью БИС контроллера ПДП К580ВТ57 и для пере-

сылки блоков данных между ЗУ и ВУ с помощью цепочечных команд. В по-

следнем случае ввод – вывод должен быть организован с отображением на ад-

ресное пространство памяти. Устройства, подключаемые к однобайтовой ши-

не данных, могут получать четные или нечетные адреса произвольно.

Рис. 9. Вариант дешифрации адресов ВЧ

Рис. 10. Схема преобразования двухбайтовой шины данных в однобайтовую

для подключения ВЧ

1.2.4. Способы ввода – вывода цифровой информации

В МПС применяются три режима ввода/вывода: программно-

управляемый ВВ, ввод/вывод по прерываниям и прямой доступ к памяти.

Первый из них характеризуется тем, что инициирование и управление ВВ

осуществляется программой, выполняемой процессором, а внешние устрой-

ства играют сравнительно пассивную роль и сигнализируют только о своем

состоянии, в частности, о готовности к операциям ввода/вывода. Во втором

режиме ВВ инициируется не процессором, а внешним устройством, генери-

рующим специальный сигнал прерывания. Реагируя на этот сигнал готовно-

сти устройства к передаче данных, процессор передает управление подпро-

грамме обслуживания устройства, вызвавшего прерывание. Действия, вы-

полняемые этой подпрограммой, определяются пользователем, а непосредст-

венными операциями ВВ управляет процессор. Наконец, в режиме прямого

доступа к памяти, который используется, когда пропускной способности

процессора недостаточно, действия процессора приостанавливаются, он от-

ключается от системной шины и не участвует в передачах данных между ос-

новной памятью и быстродействующим ВУ. Заметим, что во всех вышеука-

занных случаях основные действия, выполняемые на системной магистрали

МПС, подчиняются двум основным принципам:

- в процессе взаимодействия любых двух устройств ЭВМ одно из них

обязательно выполняет активную, управляющую роль (чаще всего это про-

цессор), второе оказывается управляемым, исполнителем;

- другим важным принципом, заложенным в структуру интерфейса, яв-

ляется принцип квитирования (запроса–ответа): каждый управляющий сиг-

нал, посланный задатчиком, подтверждается сигналом исполнителя. При от-

сутствии ответного сигнала исполнителя в течение заданного интервала вре-

мени формируется так называемый тайм-аут, задатчик фиксирует ошибку

обмена и прекращает данную операцию.

Программно-управляемый ввод/вывод. Данный режим характеризуется

тем, что все действия по вводу/выводу реализуются командами прикладной

программы. Наиболее простыми эти действия оказываются для «всегда гото-

вых» внешних устройств, например индикатора на светодиодах. При необхо-

димости ВВ в соответствующем месте программы используются команды IN

или OUT. Такая передача данных называется синхронным или безусловным

ВВ. Однако для большинства ВУ до выполнения операций ВВ надо убедить-

ся в их готовности к обмену, т. е. ВВ является асинхронным. Общее состоя-

ние устройства характеризуется флагом готовности READY, называемым

также флагом готовности/занятости (READY/BUSY). Иногда состояния готов-

ности и занятости идентифицируются отдельными флагами READY и BUSY,

входящими в слово состояния устройства. Процессор проверяет флаг готов-

ности с помощью одной или нескольких команд. Если флаг установлен, то

инициируются собственно ввод или вывод одного или нескольких слов дан-

ных. Когда же флаг сброшен, процессор выполняет цикл из 2-3 команд с по-

вторной проверкой флага READY до тех пор, пока устройство не будет готово

к операциям ВВ (рис. 11). Данный цикл называется циклом ожидания готов-

ности ВУ и реализуется в различных процессорах по-разному.

Основной недостаток программного ВВ связан с непроизводительными

потерями времени процессора в циклах ожидания. К достоинствам следует

отнести простоту его реализации, не требующей дополнительных аппарат-

ных средств.

Ввод–вывод по прерываниям. Одной из разновидностей обмена дан-

ными с ВУ в МПС является обмен с прерыванием программы, отличающийся

от асинхронного программно-управляемого обмена тем, что переход к вы-

полнению команд, физически реализующих обмен данными, осуществляется

с помощью специальных аппаратных средств. Команды обмена данными в

этом случае выделяют в отдельный программный модуль–подпрограмму об-

работки прерывания. Задачей аппаратных средств обработки прерывания как

раз и является приостановка выполнения одной программы (ее еще называют

основной программой) и передача управления подпрограмме обработки пре-

рывания. Действия, выполняемые при этом процессором, как правило, те же,

что и при обращении к подпрограмме. Только при обращении к подпрограм-

ме они инициируются командой, а при обработке прерывания – управляю-

щим сигналом от ВУ, который называют «Запрос на прерывание».

Рис. 11. Цикл программного ожидания готовности внешнего устройства

Эта важная особенность обмена с прерыванием программы позволяет

организовать обмен данными с ВУ в произвольные моменты времени, не за-

висящие от программы, выполняемой в микроЭВМ. Таким образом, появля-

ется возможность обмена данными с ВУ в реальном масштабе времени, оп-

ределяемом внешней по отношению к МПС средой. Обмен с прерыванием

программы существенным образом экономит время процессора, затрачивае-

мое на обмен. Это происходит за счет того, что исчезает необходимость в ор-

ганизации программных циклов ожидания готовности ВУ, на выполнение ко-

торых тратится значительное время, особенно при обмене с медленными ВУ.

Прерывание программы по требованию ВУ не должно оказывать на

прерванную программу никакого влияния кроме увеличения времени ее вы-

полнения за счет приостановки на время выполнения подпрограммы обра-

ботки прерывания. Поскольку для выполнения подпрограммы обработки