Сушкин И.Н. Вычислительная техника и информационные технологии
Подождите немного. Документ загружается.
1
ФЕДЕРАЛЬНОЕ АГЕНСТВО ПО ОБРАЗОВАНИЮ
СИБИРСКИЙ ФЕДЕРАЛЬНЫЙ УНИВЕРСИТЕТ
УЧЕБНОЕ ПОСОБИЕ ПО ДИСЦИПЛИНЕ
«Вычислительная техника и информационные
технологии»
Красноярск 2007
2
УДК 621.382.049.77(07)
Учебное пособие по дисциплине ВТиИТ для студентов специальности
210300.62 – «Инфокоммуникационные технологии и системы связи» / Сост.
И. Н. Сушкин. Красноярск: СФУ, 2007. 183 с.
3
1. ЛОГИЧЕСКИЕ ОСНОВЫ ЦИФРОВОЙ ТЕХНИКИ
1.1. Основы цифровой логики
1.1.1. Системы счисления
Для работы на языках любого уровня необходимо понять принципы
работы микропроцессора, его работу с числами. Микропроцессор работает в
двоичной системе счисления. Один разряд называется битом, 8 бит образуют
байт 1024 байта – 1 Кб. В двоичной системе используется только два символа,
что хорошо согласуется с техническими характеристиками цифровых схем. В
качестве символа в двоичной системе используется 0 и 1. В двоичной системе,
также как и в десятичной, каждой позиции (разряду) присвоен определенный
вес. Но если в десятичной системе вес равен числу 10 в некоторой степени, то
в двоичной системе вместо числа 10 используется 2. 2
0
=1, 2
1
=2, 2
2
=4, 2
3
=8 и
т.д. веса разрядов будут равны; 1, 2, 4, 8, 16, 32, 64 и т. д.
В двоичной системе счисления даже сравнительно небольшие числа
занимают много позиций. Например: 101101
2
=1*2
5
+0*2
4
+1*2
3
+1*2
2
+0*2
1
+1*2
0
=45
10
т. е. двоичное число 101101 имеет туже величину, что и десятичное число 45.
Преобразование двоичных чисел в десятичные.
При работе на ЭВМ часто бывает необходимо заменить двоичные
числа десятичными. Процедура преобразования двоичного числа в
десятичное: необходимо сложить десятичные веса всех разрядов двоичного
числа, в которых содержатся единицы.
Пример 1. Преобразование целого двоичного числа 11001100 в
десятичное:
11001100
2
=2
2
+2
3
+2
6
+2
7
=4
10
+8
10
+64
10
+128
10
=204
10
Пример 2. Преобразование вещественного двоичного числа
101.011
2
=2
0
+2
2
+2
-2
+2
-3
=1
10
+4
10
+0.25
10
+0.125
10
=5.375
10
Преобразование десятичных чисел в двоичные.
Процедура преобразования целых десятичных чисел в двоичные – это
частный случай процедуры перевода чисел из одной системы счисления в
другую. Предположим, что необходимо преобразовать число 10
10
в двоичный
эквивалент. Для этого проделаем следующее.
Разделим подлежащее преобразованию число на основание системы
счисления, в которой число должно быть представлено. В данном случае 10
следует поделить на 2. Значение остатка присваивается младшему значащему
разряду искомого числа. Для рассматриваемого примера частное равно 5, а
остаток – 0 т. е. первый разряд равен 0.
Результат деления на первом шаге необходимо разделить еще раз на 2 и
т. д. Шаги описанной процедуры повторяется до тех пор, пока частное,
полученное в результате очередной операции деления, не станет равным
4
нулю. Тогда остаток от последнего деления используется в качестве значения
старшего значащего разряда.
Процедура преобразование десятичной дроби в двоичную.
Процедуру преобразования десятичной дроби в двоичную рассмотрим
на примере преобразования числа 0.375. Преобразование осуществляется
умножением дроби на основание системы счисления, в которой дробь
должна быть представлена. В данном случае умножением на 2. 2*0.375=0.75
Если результат меньше 1, то старшему значащему разряду
присваивается значение 0, если больше 1 то присваивается 1. Поскольку
0.75<1 то СЗР=0.
Результат предыдущей операции умножается на 2. Заметим, что если
бы результат предыдущей операции умножения был больше 1, то в данной
операции умножения участвовала лишь дробная часть. В данном случае
2*0.75=1.5.
Если полученный результат <1, то следующему по значимости
(ближайшему справа) разряду присваивается 0; если равен или больше 1, то
присваивается 1. 1.5>1, поэтому значение разряда 2 равно 1.
Шаги описанной процедуры повторяется до тех пор, пока либо
результат умножения не будет точно 1, либо не будет достигнута требуемая
точность. Результат 0.011.
1.1.2. Основные логические схемы
Логической схемой или вентилем называют такую схему, которая
выполняет логические операции над одной или более логическими
переменными. Логическая переменная – это электрический сигнал,
принимающий два различных значения, известные как состояния ИСТИНА и
ЛОЖЬ. Например, логическая переменная S может быть представлена
состояниями однополюсного переключателя, который может быть либо
разомкнут, либо замкнут; следовательно, S принимает два значения.
Значению ИСТИНА переменной S соответствует замкнутое состояние
переключателя, значению ЛОЖЬ–разомкнутое (рис. 1.1). Иногда истинное и
ложное состояния обозначают соответственно терминами «высокий – низкий
уровни», «да–нет», «включено–выключено», «логическая 1–логический 0».
Рассмотрим рис. 1.1. Когда переключатель замкнут, к индикаторной
лампе прикладывается напряжение источника питания (высокий уровень),
когда разомкнут, напряжение к лампе не подводится (низкий уровень). В
этом примере свечение лампы соответствует состоянию ИСТИНА,
отсутствие свечения – состоянию ЛОЖЬ. Или же, используя обозначения 1 и
0, можно считать, что S=1 соответствует состоянию ИСТИНА
(переключатель замкнут), а S=0 соответствует состоянию ЛОЖЬ
(переключатель разомкнут).
5
Обозначение логической
переменной в виде 1 и 0 является
наиболее удобным. Электронные
схемы, характеризующиеся двумя
устойчивыми состояниями,
называются двоичными схемами. В
двоичной системе счисления
используются два символа 0 и 1.
Раздел математики, посвященный
исследованию свойств переменных
величин, принимающих только два
значения, систематизировал Шеннон
на основе принципов, разработанных Булем; соответствующий
математический аппарат получил название булевой алгебры. Эта алгебра
оперирует булевыми переменными, которые, как и логические переменные,
принимают только два значения; обычно их обозначают теми же символами
0 и 1.
Количество типов логических операций, выполняемых вычислительной
машиной, как правило, ограничено, однако каждая из этих операций может
выполняться в машине многократно. Основные операции, реализуемые
логическими схемами, включают в себя операции двоичной логики и счета.
Ниже рассмотрены схемы, реализующие операции двоичной логики.
Схема И.
Схема И выполняет операцию логического умножения (конъюнкции)
двух или более логических (булевых) переменных. Операцию логического
умножения называют также операцией И. Операция И для двух переменных
А и В может быть записана в следующем виде:
XABABAB
=⋅==∧
(1.1)
Для обозначения этой операции будем использовать знак ∧, чтобы
отличить ее от операции арифметического умножения.
Можно сказать, что функция И для двух и более логических
переменных истинна тогда и только тогда, когда все логические переменные
являются истинными. Для случая двух переменных (1.1) значение Х является
истинным, когда обе переменные А и В истинны, в противном случае
значение Х является ложным. Комбинации переменных A и В и
соответствующие им значения функции X можно представить в виде
S=ложьS=истина
Рис. 1.1. Представление состояния
ИСТИНА и ЛОЖЬ схемой
с однополюсным переключателем
6
таблицы истинности. Выражению (1.1) соответствует таблица истинности
1.1, где истинное и ложное значения обозначены соответственно как 1 и 0.
Таблица 1.1
Таблица истинности для X=A
∧
B
A B
X=A
∧
B
0 0 0
0 1 0
1 0 0
1 1 1
На рис. 1.2 изображена электрическая цепь с двумя последовательно
соединенными однополюсными переключателями, которая выполняет
операцию И. Напряжение источника
питания прикладывается к лампе только в
том случае, если оба переключателя A и В
замкнуты. Таким образом, если значению
Х ставить в соответствие наличие свечения
лампы, то эта цепь реализует операцию И
для переменных A и В. Существуют
различные варианты графического
изображения логических схем.
На рис. 1.3 приведены условные
обозначения двухвходовой схемы И.
Операцию И можно выполнять над любым
числом логических переменных.
Схема ИЛИ.
Схема ИЛИ — электронная схема,
выполняющая операцию логического
сложения (дизъюнкции) двух или более
логических (булевых) переменных.
Операцию логического сложения называют
операцией ИЛИ. Операция ИЛИ для двух
переменных А и В записывается
следующим образом:
YABAB
=+=∨
(1.2)
Будем обозначать операцию знаком V.
Можно сказать, что операция ИЛИ для двух и более логических
переменных является истинной, если хотя бы одна из логических переменных
истинна. Для выражения (1.2) функция Y истинна, если А или В, или обе эти
A B
B
A
X
∧
=
&
A
B
B
A
X
∧
=
Рис.1.2. Цепь,
характеризующая операцию И
Рис. 1.3. Условное
обозначение двухвходовой
схемы И
7
переменные истинны. Данной ситуации соответствует таблица истинности 1.2.
Из таблицы видно, чем отличается логическое сложение от сложения
арифметического: при логическом сложении 1V1=1 (последняя строка
таблицы).
Таблица 1.2
Таблица истинности для
YAB
=∨
A B
YAB
=∨
0 0 0
0 1 1
1 0 1
1 1 1
Рис. 1.4. Цепь, реализующая операцию
YAB
=∨
На рис. 1.4 изображена электрическая цепь с параллельно со-
единенными переключателями, которая выполняет операцию ИЛИ.
Индикаторная лампа светится, если замкнут один из переключателей А
и В или оба, т. е. данной цепью реализуется операция
YAB
=∨
. Условное
обозначение двухвходовой схемы ИЛИ приведено на рис. 1.5.
Так же как и для операции И,
количество переменных, над которыми
можно выполнять операцию ИЛИ, не
ограничено.
Инвертор (схема НЕ)
Инвертор – это электронная схема,
выполняющая операцию НЕ над
логической переменной. В результате
логическая переменная замещается ее
дополнением. Например, если .переменная
А имеет истинное значение, то ее
дополнение (не А) имеет ложное
значение, и наоборот.
A
B
A
Y
∨
=
B
A
B
B
A
Y
∨
=
1
Рис. 1.5. Условное обозначение
двухвходовой схемы ИЛИ
8
Операцию НЕ для переменной А можно записать следующим образом:
NA
=
(1.3)
Будем использовать обозначение
A
, которое читается как «не А»,
«дополнение А» или «инверсия А». Если применить для обозначения
переменной символы 1 и О, то при А=1
0A =
, и наоборот. Таблица истинности
1.3 отображает операцию НЕ; условные обозначения инвертора показаны на
рис. 1.6.
В отличие от схем И и ИЛИ инвертор имеет только один вход.
1.2. Узлы цифровых устройств
1.2.1. Триггеры
Триггер – одноразрядный элемент памяти, предназначенный для
хранения логической переменной (бистабильная ячейка с двумя
устойчивыми состояниями). Его схема в отличие от комбинационных схем,
рассмотренных в предыдущем разделе, является последовательностной, т. е.
такой схемой, в которой текущие значения выходов зависят не только от
текущих значений входов, но и от работы схемы до текущего момента.
Последовательностные системы выполняют систематические
последовательности действий, синхронизуемые управляющим сигналом,
называемым тактовым. Генератор тактовых импульсов – устройство,
генерирующее серию поочередно появляющихся нулей и единиц
(последовательность импульсов). Время одного полного цикла тактового
сигнала называется периодом. Частота тактовых сигналов является
величиной, обратной периоду. Для генерации тактовых сигналов обычно
используется нестабильный мультивибратор, работающий на частоте
нескольких Мгц.
A
AN =
1
Рис. 1.6. Условное
обозначение схемы
инвертора.
Таблица 1.3
Таблица истинности
для инвертора
А
N=
A
0 1
1 0
9
Триггер является основным компонентом более сложных
последовательностных устройств, таких, как счетчики, сдвиговые регистры и
регистры памяти, которые в свою очередь являются базовыми для микро-
ЭВМ. Хотя известно много разновидностей триггеров, их основу составляет
несколько простых схем.
RS-триггер.
Триггер этого типа имеет два входа, обозначаемых буквами S (от
английского set – установить) и R (от reset – сбросить) и используемых
соответственно для установки и сброса триггера. Функционирование такого
RS-триггера описано в таблице 1.4. Обратите внимание, что триггер
оказывается в состоянии логической 1 (установлен), когда логическая 1
подается только на вход S, и в состоянии логического 0 (сброшен), когда
логическая 1 подается только на вход R. Состояние триггера не меняется,
если на оба входа подаются логические 0. По этой причине о входной
комбинации 0
=
S и 0
=
R говорят как о случае отсутствия входных сигналов.
И наконец, поведение триггера для комбинации 1
=
S и
1
=
R
не определено.
Простой RS-триггер можно сконструировать, соединив «крест-накрест»
два вентиля И-НЕ, как показано на рис. 1.7. Вентили могут быть выполнены
по любой технологии: ТТЛ, КМОП и т.п. Состояние триггера соответствует
значению выходной переменной Q на верхнем вентиле И-НЕ. В дальнейшем
мы увидим, что на выходе нижнего вентиля И-НЕ будет значение Q,
являющееся дополнением Q. Входные линии вентиля обозначены S и R,
поскольку триггер устанавливается при 0
=
S и сбрасывается при 0
=
R .
Чтобы удостовериться, что наша схема действительно ведет себя в
соответствии с определением RS-триггера, рассмотрим сначала комбинацию
входов
1=S
и
1
=
R
, соответствующую отсутствию входных сигналов. В этом
случае перекрестные связи между двумя вентилями И-НЕ приведут к
поддержанию одного из двух возможных состоянии.
Функционирование RS-триггера.
Q обозначает текущее состояние триггера, a Q*– результирующее
состояние, получающееся при заданной комбинация входов.
&
&
Q
Q
S
R
Таблица 1.4
S R Q*
0 0 Q (хранение)
0 1 0
1 0 1
1 1 Не определено
10
В частности, если на выходе линии Q будет логическая 1, то на обоих
входах нижнего вентиля будут логические 1, приводящие к логическому 0 на
выходе
Q
. Этот логический 0, поданный на один из входов верхнего
вентиля, вызовет логическую 1 на его выходе Q, что и было предположено в
начале нашего рассуждения.
С другой стороны, если на выходе Q логический 0, то он подается на
вход нижнего вентиля, в результате чего выход Q оказывается равным 1. На
обоих входах верхнего вентиля при этом окажутся единицы, что приведет к
нулевому значению на выходе Q, а это также соответствует начальному
предположению. Таким образом, мы можем заключить, что любое из двух
возможных состояний триггера стабильно, когда на входы подается
комбинация 0=S и 0=R .
Теперь рассмотрим две другие входные комбинации, для которых
поведение триггера определено. Для каждой из этих комбинаций стабильным
оказывается только одно из возможных состояний триггера. В частности,
пусть входная комбинация есть 0=S и
1
=
R
. Выходное значение Q верхнего
вентиля при логическом 0 на входе S будет равно 1. Теперь логические 1 на
обоих входах нижнего вентиля дадут логический 0 на его выходе
Q
. Этот
логический 0, поданный на вход верхнего вентиля, будет поддерживать
значение логической 1 на его выходе Q даже после того, как S снова примет
значение 1.
Таким образом, входная комбинация
0=S
и
1
=
R
вызовет установку
триггера в соответствии с определением. В силу симметрии сразу видно, что
входная комбинация
1=S
и
0=R
приведет к логической 1 на выходе
Q
и,
следовательно, к логическому 0 на выходе Q. Как и раньше, выходы не
изменяются после того, как R вернется к 1. Таким образом, комбинация 1=S
и 0=R вызывает сброс триггера, что также соответствует определению.
Наконец, заметим, что оставшаяся входная комбинация 0=S и 0=R
даст логические 1 на выходах обоих вентилей. Это приведет к
непредсказуемым результатам после возврата к состоянию отсутствия
входных сигналов, поскольку результирующее состояние окажется
зависящим от тепловых шумов, разбросов параметров электронных
компонентов и т. п. Поэтому комбинация 0=S и 0=R считается
недопустимой. Следует обратить внимание на то обстоятельство, что во всех
рассмотренных нами случаях, кроме случая недопустимой входной
комбинации, выход Q оказывался инверсией, или дополнением, выхода Q.
Синхронный триггер.
Рис. 1.7. Простой RS-триггер