
Система автоматизации S7-400. Данные CPU
xii A5E00267840-01
Содержание
Таблицы
1–1 Светодиоды CPU 1–6
1–2 Положения переключателя режимов работы 1–16
1–3 Уровни защиты CPU S7–400 1–16
1–4 Виды плат памяти 1–21
3–1 CPU 41x (интерфейс MPI/DP как PROFIBUS DP) 3–3
3–2 CPU 41x (интерфейс MPI/DP и модуль DP как PROFIBUS DP) 3–3
3–3 Значение светодиода BUSF на CPU 41x как master-устройства DP 3–9
3–4 Считывание диагностических данных с помощью STEP 7 3–10
3–5 Распознавание событий CPU 41x, работающим в качестве master-
устройства DP 3–13
3–6 Пример проектирования адресных областей промежуточной памяти 3–16
3–7 Значение светодиодов BUSF CPU 41x как slave-устройства DP 3–19
3–8 Считывание диагностических данных с помощью STEP 5 и STEP 7 в
master-системе 3–20
3–9 Распознавание событий CPU 41x, работающим в качестве slave-
устройства DP 3–22
3–10 Анализ переходов RUN–STOP в master- и slave-устройстве DP 3–22
3–11 Структура состояния станции 1 (байт 0) 3–25
3–12 Структура состояния станции 2 (байт 1) 3–26
3–13 Структура состояния станции 3 (байт 2) 3–26
3–14 Структура адреса master-устройства PROFIBUS (байт 3) 3–26
3–15 Структура идентификатора изготовителя (байты 4, 5) 3–27
3–16 Как CPU 41x в качестве приемника распознает события при прямом
обмене данными 3–34
3–17 Анализ выхода из строя станции передатчика при прямом обмене
данными 3–35
4–1 Потребности в памяти 4–3
5–1 Циклическая обработка программы 5–3
5–2 Факторы, влияющие на время цикла 5–4
5–3 Составные части времени передачи образа процесса 5–5
5–4 Время обработки операционной системы в точке контроля цикла 5–7
5–5 Увеличение времени цикла из-за вложенности прерываний 5–7
5–6 Уменьшение времени реакции 5–17
5–7 Пример расчета времени реакции 5–19
5–8 Времена реакции на аппаратное и диагностические прерывания;
максимальное время реакции на прерывание без коммуникационной
нагрузки 5–23
5–9 Воспроизводимость прерываний с задержкой и циклических
прерываний CPU 5–26
7–1 Розетка X1, IF 964–DP (9–контактная миниатюрная D-образная
розетка) 7–3