Ремпен И.С., Егоров Е.Н., Овчинников А.А. Основы цифровой схемотехники. Учебное пособие
Подождите немного. Документ загружается.
21
открывание транзисторов при малом потреблении тока. Однако это приводит к
весьма малой нагрузочной способности элемента. Также к недостаткам РТЛ следует
отнести низкое быстродействие, низкую помехоустойчивость и нечёткий уровень
сигналов.
Более совершенной технологией построения электронных схем является
технология КМОП – комплементарной логики на транзисторах металл-оксид-
полупроводник. К достоинствам технологии следует отнести выскокое быстродействие и
очень низкое энергопотребление. Следует отметить, что подавляющее большинство
современных микросхем произвдится с использованием схемотехники КМОП.
Рассмотрим принцип действия схем КМОП на примере инвертора, изображенного
на рис. 2.2.
Пороговое напряжение обоих транзисторов составляет, как правило, 1,5 В.
Если U
e
= 0, то открыт р-канальный МОП-транзистор Т
2
, а n-канальный МОП-
транзистор T
1
заперт. При этом выходное напряжение равно V
DD
. Если U
e
= V
DD
, то
транзистор Т
2
заперт, a T
1
открыт и выходное напряжение равно нулю. Напряжение
питания можно произвольно выбирать в диапазоне от 3 до 15 В.
Очевидно, что в статическом режиме потребление тока данной схемой будет
равно нулю. Лишь в момент переключения, пока входное напряжение находится в
пределах |U
p
| < < U
e
< U
DD
- |U
p
|, существует небольшой ток утечки.
Рис. 2.2. КМОП-инвертор.
На рис. 2.3а изображен логический элемент КМОП ИЛИ-НЕ, работающий
на том же принципе, что и описанный выше инвертор. Чтобы всегда можно было
обеспечить большое управляемое сопротивление нагрузки, когда любое из входных
22
напряжений будет иметь высокий уровень, соответствующее число р-канальных
транзисторов включается последовательно. Несмотря на то, что при этом выходное
сопротивление схемы в состоянии логической единицы возрастает, выходное
напряжение логической единицы остается на уровне V
DD
, так как в стационарном
режиме ток не течет. Путем изменения параллельного включения транзисторов на
последовательное (и наоборот) из схемы ИЛИ-НЕ можно получить логический
элемент И-НЕ, представленный на рис. 2.3б.
а) б)
Рис.2.3. а)Элемент ИЛИ-НЕ типа КМОП; б) Элемент И-НЕ типа КМОП
2.2 Комбинационные устройства
Комбинационными называются устройства, характеризующиеся отсутствием
памяти. К комбинационным устройствам относятся электронные ключи, элементы
НЕ, ИЛИ-НЕ, И-НЕ, шифраторы, дешифраторы и мультиплексоры,
демультиплексоры и компараторы. Рассмотрим далее некоторые из названных
устройств более подробно.
Шифраторы.
Шифрацией называется процесс преобразование m-разрядного двоичного
кода, имеющего km безразличных наборов входных переменных, в однозначно
23
соответствующий ему n-разрядный код, имеющий меньшее число разрядов n<m и
безразличных наборов kn<km. В результате шифрации происходит сжатие
информации для передачи по меньшему числу линий связи. Функциональный узел,
выполняющий операцию шифрации, называется шифратором. Обычно говорят о
шифраторах из m в n.
Наиболее часто в цифровых системах шифраторы используются для
передачи информации между различными устройствами при ограниченном числе
линий связи, а также для преобразования вводимых чисел в двоичную форму. Так,
ввод десятичных чисел часто производится нажатием соответствующей клавиши на
управляющем пульте. При этом преобразование числа в двоично-десятичную форму
выполняется с помощью шифратора «из 10 в 4». При нажатии произвольной i
клавиши замыкается ключ на одном из входов шифратора, подавая таким, образом,
на этот вход логический 0. Благодаря исключению безразличных комбинаций, число
выходных переменных возможно уменьшить до четырёх. Таблица истинности для
шифратора «из 10 в 4» приведена в таблице 2.2. Схема построения шифратора из
базовых логических элементов и схемное обозначение приведены на рис. 2.4 а и б
соответственно.
Таблица 2.2 Таблица истинности для шифратора из 10 в 4
I
X
0
X
1
X
2
X
3
X
4
X
5
X
6
X
7
X
8
X
9
A
3
A
2
A
1
A
0
0
0
1
1
1
1
1
1
1
1
1
0
0
0
0
1 1 0 1 1 1 1 1 1 1 1 0 0 0 1
2 1 1 0 1 1 1 1 1 1 1 0 0 1 0
3 1 1 1 0 1 1 1 1 1 1 0 0 1 1
4 1 1 1 1 0 1 1 1 1 1 0 1 0 0
5 1 1 1 1 1 0 1 1 1 1 0 1 0 1
6 1 1 1 1 1 1 0 1 1 1 0 1 1 0
7 1 1 1 1 1 1 1 0 1 1 0 1 1 1
8 1 1 1 1 1 1 1 1 0 1 1 0 0 0
9
1
1
1
1
1
1
1
1
1
0
1
0
0
1
24
а) б)
Рис. 2.4 а) Схема шифратора, переводящего десятичные числа в двоичные; б)
Схематическое обозначение дешифратора, выполненного в виде МОП микросхемы
Дешифраторы
Дешифратор выполняет функцию, обратную функции шифратора. В таблице
2.3 в качестве примера приведена таблица истинности для дешифратора из 3 в 7.
Таблица 2.3 Таблица истинности дешифратора из 3 в 7
A B C F
0
F
1
F
2
F
3
F
4
F
5
F
6
F
7
0
0
0
0
1
1
1
1
1
1
1
0
0
1
1
0
1
1
1
1
1
1
0
1
0
1
1
0
1
1
1
1
1
25
0 1 1 1 1 1 0 1 1 1 1
1 0 0 1 1 1 1 0 1 1 1
1 0 1 1 1 1 1 1 0 1 1
1
1
0
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1
0
Принципиальная схема дешифратора и схемное обозначение приведены на
рис. 2.5 а и б.
Максимальное число выходов, а соответственно количество
дешифрированных чисел, необходимое для дешифрации n-разрядного двоичного
числа, равно
n
N 2=
. Согласно этому выражению, схема на рис. 13 может иметь
максимально
162
4
==N
выходов.
а) б)
Рис. 2.5 а) Схема дешифратора на десять выходов; б) Схематическое обозначение
дешифратора.
Для этого дешифратора активные уровни логические 0. Он принимает входной
четырехразрядный код и выдает 0 на один из десяти выходов. Номер выбранного
выхода соответствует десятичному эквиваленту входного двоичного кода.
26
Мультиплексоры
Мультиплексором (селектором) называется функциональный узел,
обеспечивающий передачу информации, поступающей по нескольким входным
линиям связи, на одну выходную линию. Выбор то или иной выходной линии A
осуществляется в соответствии с поступающим адресным кодом S0,S1,… . При
наличие n адресных входов можно реализовать M=2^n комбинаций адресных
сигналов Si, каждый из которых обеспечивает выбор одной из M входных точек.
Принципиальная схема с четырьмя информационными входами показана на
рис. 2.6 а. На рис. 2.6 б приведено стандартное схемное обозначение
мультиплексора.
а)
б)
Рис. 2.6 а) Схема мультиплексора с четырьмя информационными входами; б)
Схематическое изображение мультиплексора
В зависимости от состояния входов адреса а
0
и а
1
выход мультиплексора Y
соединяется с одним из его информационных входов х
0
-х
3
. Непосредственно из
условия следует:
3012
0
110
1
0
01
хаахаахаахааY +++=
.
Логическое произведение адресных сигналов равно единице только для той
входной переменной, индекс которой совпадает с требуемым адресом. Например,
если а
1
=1 и а
0
=0, то
23210
01110010 хххххY =⋅⋅+⋅+⋅⋅+⋅⋅=
.
27
По указанному принципу эта схема может быть распространена на любое
число входных переменных. При помощи n адресных входов можно выбрать один
из 2
n
информационных сигналов.
Демультиплексоры
Для восстановления мультиплексированной информации используются
демультиплексоры, которые в соответствии с принятым адресом направляют
информацию в одну из M выходных линий. При этом на остальных выходах
поддерживается логический ноль. Сигнал Х подается на информационный вход.
Схема подключает его именно к тому выходу, номер которого задан адресными
сигналами а
0
, а
1
.
Возможная схема демультиплексора приведена на рис. 2.7.
Рис. 2.7 Схема демультиплексора с четырьмя выходами
В наиболее распространённых на настоящий момент сериях логических
МОП микросхем специфических устройств, выполняющих функции
демульпилексора нет. Это связано с тем, что интегральные мультиплексоры могу
28
пропускать сигнал в двух направлениях – из информационной линии в линию с
указанным адресом обратно из линии с указанным адресом в некоторую общую
линию. Соответственно в данном случае различие между мультиплексором и
мультиплексором – сугубо формальное. Однако о данном свойстве микросхем-
мультиплексоров следует помнить, чтобы избежать неприятностей при
моделировании и отладке цифровых устройств.
Компараторы кодов
Для сравнения операндов в цифровых системах часто используют
специальные схемы – двоичные компараторы. Простейшим вариантом
компараторов являются схемы для определения равенства двух операндов A и B.
Результатом сравнения является обнаружения одного из трех возможных состояний
А=В, А>В и А<В. Примеры схемной реализации и таблица состояний компаратора
представлены на рис. 2.8 и в таблице 2.4 соответственно. Сравнение чисел с
разрядностью больше 1 осуществляется аналогичным образом поразрядно.
а)
б)
Рис. 2.8. а) Схема компаратора, осуществляющего сравнение одноразрядных чисел; б
)
Схематическое обозначение четырёхразрядного компаратора.
Для сравнения многоразрядных чисел, сперва сравниваются старшие
разряды. Если они различны, то они определяют результат сравнения. Если они
29
равны, то необходимо сравнить следующие за ним младшие разряды и т.д. [2].
Таблица 2.4 Таблица состояний
компаратора одноразрядных чисел
А В Ya>b Ya=b Ya<b
0
0
1
1
0
1
0
1
0
0
1
0
1
0
0
1
0
1
0
0
2.3 Несколько слов о методике проектирования цифровых
узлов.
Исходными данными для проектирования цифрового устройства является
его функциональное описание и требование к основным электрическим параметрам.
Функциональное описание обычно задаётся в виде таблицы истинности или
алгебраического выражения. Процесс проектирования разбивается на несколько
последовательно выполняемых этапов:
• Выбор элементной базы и способа реализации;
− Определяется требованиями, предъявляемыми к электрическим параметрам
устройства: быстродействию, потребляемой мощности, помехоустойчивости
и т.д.
• Упрощение заданной логической функции;
− Осуществляется с использованием законов алгебры логики, приведённых
выше.
• Преобразование упрощённой логической функции и синтез логической
схемы;
− Преобразование производится так, чтобы представить полученную на
предыдущем этапе логическую функцию в виде комбинации операций,
выполняемых базовыми элементами, на которых будет реализовано
проектируемое устройство.
• Синтез электрической схемы;
30
− Осуществляется заменой элементов логической схемы их
схемотехническими эквивалентами.
• Анализ и оптимизация электрической схемы.
− На данном этапе производится проверка соответствия параметров схемы
предъявленным требованиям. Также на данном этапе осуществляется
определение основных электрических характеристик полученных схем.
2.4 Практические задания.
1. Синтезируйте логические схемы, реализующие следующие функции,
используя логические элементы И-НЕ, ИЛИ-НЕ:
a)
ABBABY ∨∨=
b)
BBABY )( ∨∨=
c)
))(( CBACBAY
∨∨=
d)
ABABBY ∨∨= )(
e)
)()( ABABAY ∨∨∨=
2. Напишите логические выражения для следующих схем:
а)
б)