Покровський М.В. Методічні вказівки да виконання лабораторних робіт за дисципліною Мікроконтролери в системах управління

Подождите немного. Документ загружается.

Загальні відомості про мікроконтролери сімейства Classic

Мікроконтролери сімейства Classic (як і усі мікроконтролери

AVR фірми «Atmel») є 8-розрядними мікроконтрлерами.

Основні особливості мікроконтролерів даного сімейства:

- можливість обчислень зі швидкістю до 1 MIPS (мільйон

операцій у секунду) на 1 МГц тактової частоти;

- FLASH-пам’ять програм об’ємом від 1 до 8 Кбайт (кількість

циклів стирання/запису не менше 1000);

- пам’ять даних на основі статичного ОЗП (SRAM) об’ємом

до 512 байт;

- пам’ять даних на основі ЕСППЗП (EEPROM) об’ємом від 64

до 512 байт (кількість циклів стирання/запису не менше 100000);

- можливість захисту від зчитування та модифікації пам’яті

програм та даних (в EEPROM);

- програмування в паралельному (з використанням

програматора) або в послідовному (безпосередньо у системі через

послідовний SPI-інтерфейс) режимах;

- різні способи синхронізації: вбудований RC-генератор,

зовнішній сигнал синхронізації або зовнішній резонатор);

- наявність декількох режимів зниженого енергоспоживання.

Основні характеристики центрального процесора

мікроконтролерів даного сімейства:

- повністю статична архітектура;

- АЛП підключено безпосередньо до регістрів загального

призначення;

- більшість команд виконується за один машинний цикл;

- багаторівнева система переривань, підтримка черги

переривань;

- від 3 до 6 джерел переривань (з них до 2 зовнішніх);

- наявність програмного стеку.

Основні характеристики підсистеми вводу/виводу:

- програмне конфігурування та вибір портів вводу/виводу;

- кожний вивід може бути запрограмований як вхідний або як

вихідний незалежно від інших;

- вхідні буфери з тригером Шмітта на усіх виводах;

- можливість підключення до всіх входів підтягуючи

резисторів (опір резисторів складає 35…120 кОм);

- навантажувальна здатність усіх виходів складає до 20мА,

що дозволяє безпосередньо керувати світлодіодними

індикаторами.

Мікроконтролери сімейства Classic володіють достатньо

розвинутою периферією. Набір периферійних пристроїв залежить

від конкретної моделі. Перерахуємо усі периферійні пристрої, які

зустрічаються в мікроконтролерах сімейства:

- 8-розрядний таймер/лічильник з преддільником (таймер Т0);

- 16-розрядний таймер/лічильник з преддільником (таймер

T1);

- 8-розрядний таймер/лічильник з можливістю роботи в

асинхронному режимі (таймер Т2);

- сторожовий таймер (WDT);

- одно- або двоканальний 8…10-розрядний генератор сигналу

з широтно-імпульсною модуляцією (ШИМ);

- одно канальний 8-озрядний генератор сигналу з ШИМ;

- аналоговий компаратор;

- 10-розрядний АЦП (6 або 8 каналів);

- повнодуплексний універсальний асинхронний приймач-

передатчик (UART);

- послідовний синхронний інтерфейс SPI.

Ядро мікроконтролерів AVR виконано по вдосконаленій

RISC (enhanced RISC) архітектурі.

Арифметико-логічний пристрій (АЛП), який виконує усі

обчислення, безпосередньо підключено до 32 робочих регістрів,

які об’єднано в регістровий файл. Завдяки цьому АЛП виконує

одну операцію (зчитування вмісту регістрів, виконання операції

та запис результату у регістровий файл) за один машинний цикл.

В мікроконтролерах AVR практично усі команди (за

виключенням команд, у яких один із операндів 16-розрядний

адрес) займають одну комірку пам’яті програми.

Мікроконтролери AVR побудовані по Гарвардській

архітектурі, яка характеризується роздільною пам’яттю програм

та даних, кожна з котрих має власні шини доступу до них. Така

організація дозволяє одночасно працювати як з пам’яттю

програми, так і з пам’яттю даних. Розділення шин доступу

дозволяє використовувати для кожного типу пам’яті шини даних

різної розрядності, а також реалізувати конвеєризацію.

Конвеєризація полягає у тому, що під час виконання поточної

команди виконується вибірка з пам’яті та дешифрування коду

наступної команди. Структурна схема мікроконтролера сімейства

Classic представлена на рисунку 1.

Рис. 1. Структурна схема мікроконтролера AT90S8535

Лабораторна робота №1

Тема: КОМАНДИ ПЕРЕСИЛАННЯ ДАНИХ

Мета: розглянути набір команд пересилання даних та

вивчити особливості їх застосування; для закріплення отриманих

теоретичних знань створити програму, використовуючи команди

пересилання даних.

Теоретичні відомості

Команди пересилання даних призначені для пересилання

даних між регістрами загального призначення (РЗП), регістрами

вводу/виводу (РВВ) та оперативно запам’ятовуючим пристроєм

(ОЗП). Пересилання даних може виконуватися в наступних

напрямах:

• РЗП ↔ РЗП;

• РЗП ↔ РВВ;

• РЗП ↔ пам’ять даних.

Також до команд пересилання даних можна віднести стекові

команди PUSH та POP, які дозволяють зберігати у стек та

відновити із стека вміст РЗП.

Опис команд пересилання даних

MOV Rd,Rr – копіює вміст РЗП Rr у РЗП Rd. Регістр-джерело

(Rr) не змінюється.

LDI Rd,K – завантажує 8-розрядне число в РЗП Rd. Цю

команду можна застосовувати тільки зі старшою половиною РЗП

(з адресами 16…31).

LD Rd,X (LD Rd,Y; LD Rd,Z ) – завантажує один байт із

адресного простору пам’яті даних у РЗП Rd. Адреса комірки

пам’яті, до якої здійснюється звернення, міститься в індексному

регістрі X (Y; Z).

LD Rd,X+ (LD Rd,Y+; LD Rd,Z+) – завантажує один байт із

адресного простору пам’яті даних у РЗП Rd. Адреса комірки

пам’яті, до якої здійснюється звернення, міститься в індексному

регістрі X (Y; Z). Після пересилання байта вміст регістра X (Y; Z)

збільшується на 1.

LD Rd,-X (LD Rd,-Y; LD Rd,-Z) – завантажує один байт із

адресного простору пам’яті даних у РЗП Rd. Адреса комірки

пам’яті, до якої здійснюється звернення, міститься в індексному

регістрі X (Y; Z), причому перед зверненням до пам’яті даних

вміст регістра X (Y; Z) зменшується на 1.

LDD Rd,Y+q (LDD Rd,Z+q) – завантажує один байт із

адресного простору пам’яті даних у РЗП Rd. Адреса комірки

пам’яті, до якої здійснюється звернення, отримується додаванням

константи q (0≤q≤63) до вмісту індексного регістра Y (Z). Вміст

індексного регістра не змінюється.

LDS Rd,k – завантажує один байт із адресного простору

пам’яті даних у РЗП Rd. Адреса комірки пам’яті, до якої

здійснюється звернення, задається константою k (0≤k≤65535).

ST X,Rr (ST Y,Rr; ST Z,Rr) – зберігає вміст РЗП Rr у пам’яті

даних. Адреса комірки пам’яті, до якої здійснюється звернення,

міститься в індексному регістрі X (Y; Z).

ST X+,Rr (ST Y+,Rr; ST Z+,Rr) – зберігає вміст РЗП Rr у

пам’яті даних. Адреса комірки пам’яті, до якої здійснюється

звернення, міститься в індексному регістрі X (Y; Z). Після

пересилання байта вміст регістра X (Y; Z) збільшується на 1.

ST –X,Rr (ST –Y,Rr; ST –Z,Rr) – зберігає вміст РЗП Rr у пам’яті

даних. Адреса комірки пам’яті, до якої здійснюється звернення,

міститься в індексному регістрі X (Y; Z), причому перед

зверненням до пам’яті даних вміст регістра X (Y; Z) зменшується

на 1.

STD Y+q,Rr (STD Z+q,Rr) – зберігає вміст РЗП Rr у пам’яті

даних. Адреса комірки пам’яті, до якої здійснюється звернення,

отримується додаванням константи q (0≤q≤63) до вмісту

індексного регістра Y (Z). Вміст індексного регістра не

змінюється.

STS k,Rr – зберігає вміст РЗП Rr у пам’яті даних. Адреса

комірки пам’яті, до якої здійснюється звернення, задається

константою k (0≤k≤65535).

LPM – завантажує один байт із адресного простору пам’яті

програм у РЗП R0. Адреса комірки пам’яті, до якої здійснюється

звернення, міститься в індексному регістрі Z.

IN Rd,P – пересилає вміст РВВ P у РЗП Rd.

OUT P,Rr – пересилає вміст РЗП Rr у РВВ P.

PUSH Rr – зберігає вміст РЗП Rr у стек.

POP Rd – завантажує один байт із стека в РЗП Rd.

Наступні команди пересилання даних підтримуються тільки

мікроконтролерами сімейства Mega.

MOVW Rd,Rr – копіює вміст пари РЗП Rr+1:Rr (r=0, 2…30) у

пару РЗП Rd+1:Rd (d=0, 2…30). Регістри-джерела (Rr+1 та Rr) не

змінюються.

LPM Rd,Z – завантажує один байт із адресного простору

пам’яті програм у РЗП Rd. Адреса комірки пам’яті, до якої

здійснюється звернення, міститься в індексному регістрі Z.

LPM Rd,Z+ – завантажує один байт із адресного простору

пам’яті програм у РЗП Rd. Адреса комірки пам’яті, до якої

здійснюється звернення, міститься в індексному регістрі Z. Після

пересилання байта вміст регістра Z збільшується на 1.

SPM – команда може виконувати стирання окремої сторінки

пам’яті програм, запис сторінки пам’яті програм, зміну комірок

захисту завантажувача (вибір дії залежить від вмісту регістра

SPMCR). Адреса сторінки пам’яті програм або слова у ній

міститься в регістрі Z, а дані, якщо вони необхідні, знаходяться у

регістровій парі R1:R0.

Завдання

1. Налаштувати виводи порта B та молодшу половину виводів

порта D як виходи, а виводи порта C та старшу половину виводів

порта D налаштувати як входи.

2. Видати на виводи порта B число 10101111. Для 1,2 та 7

виводів порта C ввімкнути внутрішні підтягуючі резистори. На

молодшу половину виводів порта D видати число 1000, а для

старшої половини виводів порта D ввімкнути внутрішні

підтягуючі резистори.

3. Налаштувати переривання по переповненню будь-якого

таймера з частотою 0,1-0,2 Гц при тактовій частоті роботи

мікроконтролера 8 МГц.

4. У процесі обробки переривання по переповненню таймера

отримати стан порта D та видати його в порт B.

На рис. 1.1 наведено рекомендований алгоритм виконання

завдання.

Рис. 1.1. Алгоритм виконання завдання

Лабораторна робота №2

Тема: КОМАНДИ ЗМІЩЕНЬ, АРИФМЕТИЧНИХ ТА

ЛОГІЧНИХ ОПЕРАЦІЙ

Мета: розглянути набір команд зміщень, арифметичних та

логічних операцій, вивчити особливості їх застосування; для

закріплення отриманих теоретичних знань створити програму,

використовуючи вивчені команди.

Теоретичні відомості

Команди зміщень

ASR Rd – зміщує вміст регістра Rd на 1 розряд праворуч. Стан

7-го розряду не змінюється. Значення 0-го розряду поміщається

до прапору C регістра SREG. Команда часто використовується

для ділення чисел зі знаком на два. Схема виконання команди

показана на рис. 2.1.

Рис. 2.1. Схема виконання команди арифметичного зміщення

праворуч

LSL Rd – зміщує усі розряди регістра Rd ліворуч. Розряд b0

скидається в 0, а розряд b7 завантажується до прапору C регістра

SREG. Еквівалентно команді ADD Rd,Rd. Схема виконання

команди показана на рис. 2.2.

Рис. 2.2. Схема виконання команди логічного зміщення ліворуч

LSR Rd – зміщує усі розряди регістра Rd праворуч. Розряд b7

скидається в 0, а розряд b0 завантажується до прапору C регістра

SREG. Схема виконання команди показана на рис. 2.3.

Рис. 2.3. Схема виконання команди логічного зміщення праворуч

ROL Rd – зміщує вміст регістра Rd ліворуч на один розряд. До

розряду b0 заноситься вміст прапору C регістра SREG , а розряд

b7 завантажується до прапору C. Еквівалентно команді ADC

Rd,Rd. Схема виконання команди показана на рис. 2.4.

Рис. 2.4. Схема виконання команди зміщення ліворуч через

перенос

ROR Rd – зміщує вміст регістра Rd праворуч на один розряд.

До розряду b7 заноситься вміст прапору C регістра SREG , а

розряд b0 завантажується до прапору C. Схема виконання

команди показана на рис. 2.5.

Рис. 2.5. Схема виконання команди зміщення праворуч через

перенос

Команди арифметичних операцій

До даної групи відносяться команди, які дозволяють

виконувати такі базові операції, як складання, віднімання,

зміщення (праворуч та ліворуч), інкремент, декремент, множення

8-розрядних значень. Усі операції виконуються тільки над

регістрами загального призначення (РЗП). Мікроконтролери AVR

дозволяють оперувати як знаковими, так і беззнаковими числами,

а також працювати з числами, які представлені у додатковому

коді.

ADD Rd,Rr – складає вміст двох регістрів Rd та Rr. Результат

зберігається у регістрі Rd.

ADC Rd,Rr – складає вміст двох регістрів Rd та Rr та додає

вміст прапора переносу C. Результат зберігається у регістрі Rd.

ADIW Rdl,K – складає вміст регістрової пари Rdh:Rdl з

константою K (0≤K≤63). Результат зберігається в регістровій парі

Rdh:Rdl. Команда працює з чотирма старшими парами регістрів

(dl=24, 26, 28, 30).

SUB Rd,Rr – віднімає з регістра Rd вміст регістра Rr.

Результат зберігається у регістрі Rd.

SUBI Rd,K – віднімає з регістра Rd значення константи K

(0≤K≤255). Результат зберігається у регістрі Rd. Цю команду

можна застосовувати тільки зі старшою половиною РЗП (з

адресами 16…31).

SBC Rd,Rr – віднімає з регістра Rd вміст регістра Rr та вміст

прапора переносу C. Результат зберігається у регістрі Rd.

SBCI Rd,K – віднімає з регістра Rd значення константи K

(0≤K≤255) та вміст прапора переносу C. Результат зберігається у

регістрі Rd. Цю команду можна застосовувати тільки зі старшою

половиною РЗП (з адресами 16…31).

SBIW Rdl,K – віднімає з регістрової пари Rdh:Rdl значення

константи K (0≤K≤63). Результат зберігається в регістровій парі

Rdh:Rdl. Команда працює з чотирма старшими парами регістрів

(dl=24, 26, 28, 30).

DEC Rd – зменшує вміст регістра Rd на одиницю.

INC Rd – збільшує вміст регістра Rd на одиницю.

Наступні команди арифметичних операцій підтримуються

тільки мікроконтролерами сімейства Mega.

MUL Rd,Rr – здійснює множення беззнакових чисел, які

знаходяться в регістрах Rr та Rd. Результат зберігається в

регістровій парі R1:R0.

MULS Rd,Rr – здійснює множення знакових чисел, які

знаходяться в регістрах Rr та Rd. Результат зберігається в

регістровій парі R1:R0. Цю команду можна застосовувати тільки

зі старшою половиною РЗП (з адресами 16…31).

Наступні чотири команди працюють лише з РЗП з адресами

16…23.

MULSU Rd,Rr – здійснює множення знакового числа з

регістра Rd та беззнакового числа з регістра Rr. Результат

зберігається в регістровій парі R1:R0.

FMUL Rd,Rr – здійснює множення беззнакових дробових

чисел, які знаходяться в регістрах Rd та Rr. Результат множення

зміщується вліво на один розряд та зберігається в регістровій парі

R1:R0.

FMULS Rd,Rr – здійснює множення знакових дробових чисел,

які знаходяться в регістрах Rd та Rr. Результат множення

зміщується вліво на один розряд та зберігається в регістровій парі

R1:R0.

FMULSU Rd,Rr – здійснює множення знакового дробового

числа з регістра Rd та беззнакового дробового числа з регістра Rr.

Результат множення зміщується вліво на один розряд та

зберігається в регістровій парі R1:R0.

Для останніх трьох команд формат чисел в регістрах Rd та Rr

– 1.7 (старший розряд – ціла частина, 7 молодших розрядів –

дробова). Результат множення (формат результату – 2.14)

зміщується вліво для приведення до формату 1.15.