Механов, В.Б. Особенности архитектуры универсальных микропроцессоров

Подождите немного. Документ загружается.

Рис. 3.2. Структура форматов АСП Intel 8087

Целые двоичные числа записываются в

память, начиная

с младших байтов. Во всех трех форматах ЦС, КЦ и ДЦ, отрица-

тельные числа представляются в дополнительном коде, тем са-

мым старший бит определяет знак числа (0 – положительное

число, 1 – отрицательное число). Один из кодов, в котором зна-

ковый разряд s = 1, а в значащих разрядах – все нули, выделен

для обозначения неопределенности. Код неопределенности ге-

нерируется в исключительных ситуациях, описанных далее.

Целые двоично-десятичные числа записываются в плотно

упакованном двоично-десятичном (ДД) коде, в котором под ка-

ждую цифру отводится четыре двоичных разряда. В памяти

ДД-числа также располагаются, начиная с младших разрядов, и

занимают 10 байт. Старший байт используется только под знак

числа, который расположен в разряде 79, а остальные разряды

старшего байта 78–72 содержат нули.

В полный диапазон двоично-десятичных чисел входят ко-

ды +0 и –0, а также специальный код неопределенности (все би-

ты равны 1). Код неопределенности является результатом в ис-

ключительных ситуациях, описанных далее.

Вещественные числа в каждом из трех форматов КВ, ДВ

и ВВ включают три поля: поле знака мантиссы, поле порядка и

поле мантиссы (рис. 3.2). Мантисса числа всегда (кроме исклю-

чительных случаев) записывается в нормализованном виде

1,m

..., где m

... – дробная часть числа. Целая часть, всегда

равная единице, прямо не представляется в форматах КВ и ДВ,

а учитывается неявно. В формате ВВ старший бит мантиссы

представляется явно. Порядок вещественных чисел записывает-

ся в поле порядка в смещенном виде, поэтому истинный поря-

док равен числу в поле порядка минус значение смещения.

Применение смещенных порядков позволяет упростить опера-

цию сравнения вещественных чисел, достаточно сравнить их

порядки как обычные целые числа без знака. Поскольку опера-

ция сравнения является доминирующей в вычислительных про-

граммах, такое упрощение существенно повышает эффектив-

ность программ.

Учитывая разрядность полей в форматах вещественных

чисел и особенности представления мантисс и порядков, можно

указать формулы для вычисления истинных значений чисел:

– для КВ: (–1)

∙ (1,m

…m

) ∙ 2

Е–127

;

– для ДВ: (–1)

∙ (1,m

…m

) ∙ 2

Е–1023

;

– для ВВ: (–1)

∙ (m

…m

) ∙ 2

Е–16383

где s – знак мантиссы; m

– значение i-гo двоичного разряда ман-

тиссы, считая от запятой; Е – значение в поле порядка.

В формате вещественных чисел могут быть представлены

абсолютно точно и целые числа, лежащие в пределах диапазона

представимых значений.

Для представления вещественных чисел используется

часть значений в поле порядка от 00…00 до 11…10. В форматах

KB и ДВ значение 11...11 используется для кодирования , ко-

гда

в поле мантиссы все нули, и для обозначения «не чисел» (NAN –

Not a Number), когда в поле мантиссы ненулевое значение.

Все множество конечных чисел разбито на три класса: нор-

мализованные, ненормализованные и денормализованные.

В числах последних двух классов после запятой всегда

формируется нуль (старший бит мантиссы), при этом денорма-

лизованные числа содержат все нули в поле порядка. Появление

ненормализованных и денормализованных чисел приводит к ис-

ключительным ситуациям, о которых сопроцессор сигнализиру-

ет особым образом. Подробно вопросы обработки исключитель-

ных ситуаций будут описаны далее.

Формат ВВ обеспечивает максимальный рабочий диапазон

значений вещественных чисел и является основным, в нем вы-

полняются все операции сопроцессора. Преобразование исход-

ных данных, представленных в памяти в любом другом формате

(ЦС, КЦ, ДЦ, ДД, KB, ДВ), в формат ВВ осуществляется сопро-

цессором автоматически при загрузке данных. Такое преобразо-

вание никогда не приводит к потере точности. Заметим, что при

необходимости можно «заставить» сопроцессор использовать

другой формат, а именно KB или ДВ, что осуществляется про-

граммно и используется для эмуляции на основе 8087 какого-

либо другого вычислителя с разрядностью, не превышающей

32 или 64 бит соответственно.

Результаты вычислений могут быть переданы в намять

в любом (из семи) желаемом формате. Таким образом, получе-

ние результата требует (в шести случаях из семи) обратного пре-

образования из формата ВВ в желаемый. В ряде случаев это мо-

жет привести к потере точности из-за необходимости округле-

ния, о чем сопроцессор сигнализирует, формируя запрос преры-

вания на выходе INT.

3.4. Структурная схема АСП

АСП содержит две относительно независимые части: опе-

рационное устройство, которое выполняет операции, заданные

командой, и устройство шинного интерфейса, которое получает

и декодирует команды, осуществляет считывание операндов из

памяти и преобразование их в формат ВВ, а также запись ре-

зультатов в память с обратным преобразованием в требуемый

формат. Оба устройства могут работать параллельно, что обес-

печивает совмещение во времени процессов передачи и преоб-

разования данных (рис. 3.3).

Рис. 3.3. Укрупненная структурная схема АСП Intel 8087

Операционное устройство АСП содержит группу арифме-

тических регистров, модули обработки порядка и мантиссы,

ПЗУ констант, регистр этикеток и блок управления.

Группа арифметических регистров (АР) включает во-

семь 80-битовых регистров, организованных в стек. Со стеком

связан 3-битовый указатель стека ST, содержимое которого оп-

ределяет номер одного из восьми арифметических регистров,

являющегося вершиной стека. Нумерация регистров начинается

всегда от вершины (рис. 3.4), и регистры обозначаются через

ST(0), ST(1), ..., ST(7).

Рис. 3.4. Пример стековой организации арифметических регистров

Группа арифметических регистров служит для хранения

обрабатываемых данных, представленных в формате ВВ. При

загрузке данных в арифметический регистр содержимое указате-

ля стека ST предварительно уменьшается (ST←ST – 1) и указы-

вает номер регистра, в который производится загрузка. При из-

влечении данных после запоминания извлеченного значения в

памяти, содержимое ST автоматически увеличивается на едини-

цу (ST←ST + 1). С группой арифметических регистров связан

регистр этикеток TAG, в котором каждому арифметическому ре-

гистру ставится в соответствие 2-битовое поле. В этом поле ав-

томатически формируется код, характеризующий загруженное

в АР значение, в соответствии с табл. 3.2.

Таблица 3.2

Код поля TAG(i) Содержимое регистра ST(i)

00 Конечное число, не равное нулю

01 Нуль

NAN / 

11 Регистр пуст (обозначается через е)

Модуль обработки мантиссы состоит из 68-битового

сумматора, регистра сдвига и регистра результата. Он выполня-

ет заданные операции над мантиссами операндов и формирует

признаки различных исключительных ситуаций, возникающих

при обработке данных.

Модуль обработки порядка осуществляет действия над

значениями поля порядка исходных операндов в соответствии

с командой.

ПЗУ констант хранит семь различных числовых кон-

стант, которые часто используются в вычислительных програм-

мах: +0,0; +1,0; , lg2; ln2; log

10 и log

е. Все константы пред-

ставлены в формате ВВ.

Блок управления связан с выходом очереди из байтов ко-

манд и построен по микропрограммному принципу. Его назна-

чение состоит в дешифрации очередной команды, поступающей

на исполнение из устройства шинного интерфейса, и в форми-

ровании управляющих сигналов, определяющих режим работы

модулей обработки и других устройств АСП.

Устройство шинного интерфейса содержит группу вспо-

могательных регистров, буферный регистр (БР), очереди команд

и операндов.

Группа вспомогательных регистров включает 16-битовый

регистр состояния SR, 16-битовый регистр управления CR и

64-битовый регистр - указатель исключительных ситуаций EP.

Регистр состояния SR (State Register) содержит 13 по-

лей, разряды которых при функционировании АСП автоматиче-

ски устанавливаются в соответствии с выполняемыми дейст-

виями или результатами действий (рис. 3.5).

Рис. 3.5. Формат регистра состояния SR АСП

Поле B (Busy) регистра SR устанавливается в единицу, ко-

гда сопроцессор выполняет команду. Значение этого поля выда-

ется на выход BUSY и осуществляет синхронизацию действий

ЦП и AСП, «удерживая» ЦП в режиме ожидания. Разряды поля

ST устанавливаются в соответствии с номером арифметического

регистра, который является вершиной стека. Уменьшение или

увеличение значения ST на единицу осуществляется автомати-

чески при выполнении команд загрузки и запоминания соответ-

ственно.

Разряды полей С3–С0 (Condition) содержат значения фла-

гов, характеризующих результаты выполнения различных ко-

манд. Разряды полей PE, UE, OE, ZE, DE, IE являются флагами

исключительных ситуаций, возникающих в результате выполне-

ния команд (xE – Exclusive).

Флаг IE (Invalid) – недействительная операция – устанав-

ливается в единицу при переполнении стека, извлечении из пус-

того стека, выполнении действий, приводящих

к неопределен-

ным значениям типа /,  ∙ 0,



или с операндом NАN. Ес-

ли флаг IE замаскирован, результат недействительной операции

формируется следующим образом. Когда один из операндов ра-

вен NAN, результатом является NAN; когда

оба операнда NAN –

результатом является NAN с большим абсолютным значением.

Если ни один из операндов не является NAN, результатом явля-

ется код неопределенности.

Флаг DE (Denormal) – денормализованный операнд – уста-

навливается в 1, когда хотя бы один из операндов денормализо-

ван. Если флаг DE замаскирован и операнд находится в памяти,

то сопроцессор оперирует с денормализованным операндом как

с нормализованным. Если денормализованный операнд нахо-

дится в регистре, сопроцессор предварительно преобразует его в

ненормализованный путем сдвига мантиссы и изменения поряд-

ка.

Флаг ZE (Zero) – деление на нуль – устанавливается в 1, ко-

гда делимое – конечное число, не равное 0, а делитель равен 0.

Если флаг ZE замаскирован, то в качестве результата выдается

код  со знаком, равным сумме по модулю два знаков операн-

дов.

Флаг ОE (Overflow) – переполнение – устанавливается в 1,

когда результат операции не может быть представлен конечным

числом, т.е. его значение превышает 1,2 ∙ 10

4932

. Если флаг ОE

замаскирован, то в качестве результата выдается код .

Флаг UE (Unoverflow) – антипереполнение устанавливает-

ся в единицу, когда результат операции не может быть пред-

ставлен нормализованным конечным числом. Если флаг UE за-

маскирован, то в качестве результата выдается денормализован-

ное число.

Флаг PЕ (unPrecise) – неточный результат – устанавлива-

ется в единицу, когда значение результата не может быть пред-

ставлено точно в том формате, который определен командой.

Результат в этом

случае округляется в соответствии с заданным

режимом округления. Если флаг PЕ замаскирован, сопроцессор

округляет результат, не вызывая прерывания.

Поле IR (Interrupt) содержит флаг запроса прерывания, ко-

торый устанавливается в 1 при возникновении какой-либо неза-

маскированной (из перечисленных выше) исключительной си-

туации. Значение флага IR формируется на выходе INT сопро-

цессора. Флаг IR может быть замаскирован программным путем.

IIocле инициализации сопроцессора все биты регистра со-

стояния, за исключением С0, С1, С2, С3, устанавливаются

в нуль.

Регистр управления CR (Control Register) содержит де-

сять полей, которые служат для задания требуемого режима ра-

боты АСП программным путем (рис. 3.6). Различают две основ-

ные группы режимов - вычислений и обработки исключитель-

ных ситуаций. Режимами вычислений управляют поля старшего

байта регистра CR, а режимами обработки исключительных си-

туаций – поля младшего байта.

Рис. 3.6. Формат регистра управления CR АСП

Поле IС (Infinity Control) – управление бесконечностью –

определяет, что + и – считаются одной беззнаковой беско-

нечностью; IC = 1 – определяет обычную ситуацию, когда + и

– считаются двумя знаковыми бесконечностями. Первый ре-

жим (IС = 0) носит название «режим проективной арифметики»,

а второй (IС = 1) – «режим аффинной арифметики».

Поле RC (Round Control) – управление округлением – опре-

деляет способ округления в соответствии с табл. 3.3.

Таблица 3.3

Код поля RC Способ округления результата

00 К ближайшему значению

По направлению к –

По направлению к +

11 По направлению к нулю

Первый режим RC = 00 является обычным способом ок-

ругления. Режимы RC = 01 и 10 используются для определения

граничных левых и правых значений соответственно. В режиме

RC = 11 осуществляется усечение (отбрасывание) лишних битов

результата.

Поле РC (Precision Control) – управление точностью – по-

зволяет определить формат представления результатов вычисле-

ний в соответствии с таблицей и задать один из трех режимов

работы (табл. 3.4).

Таблица 3.4

Код поля РC Точность представления результата

00 Формат КВ (24 бит)

01 Зарезервирован

10 Формат ДВ (53 бит)

11 Формат ВВ (64 бит)

Режимы, соответствующие РС = 00 и 10, позволяют на ос-

нове 8087 эмулировать работу процессоров с разрядной сеткой,

в которой под мантиссу отводится 24 и 53 бита соответственно.

В этих режимах результаты операций с плавающей запятой пе-

ред размещением в арифметический регистр округляются до

указанного размера.

Поля CR(5)–CR(0) позволяют установить маски исключи-

тельных ситуаций, описанных ранее, при этом: IМ = 1 маскирует

флаг IE; DM = 1 – флаг DE; ZM = 1 – флаг ZE; ОМ = 1 – флаг

ОЕ; UM = 1 – флаг UE; РМ = 1 – флаг РЕ.

Поле IЕМ (Interrupt Enable Mask) маскирует флаг запроса

прерывания IR, т.е. независимо от значений перечисленных шес-

ти масок сигнал IЕМ = 1 заставляет арифметический сопроцес-

сор обрабатывать все исключительные ситуации стандартным

образом.

При инициализации 8087 сигналом RESET поля регистра

управления устанавливаются следующим образом: IС = 0,

RC = 00, РС = 11, IЕМ = 0, все маски устанавливаются в едини-

цу.

Регистр–указатель исключительной ситуации ЕР (Ex-

clusive Pointer) (рис. 3.7) состоит из двух 32-битовых регистров.

Когда сопроцессор выполняет очередную команду, устройство

шинного интерфейса засылает в первый регистр 20-битовый ад-

рес этой команды и 11-битовый код команды, а во второй –

20-битовый адрес операнда, если он взят из памяти. Эта инфор-

мация может потребоваться центральному процессору при не-

стандартной обработке незамаскированной исключительной си-

туации по запросу прерывания от 8087. Содержимое регистра

ЕР может быть записано в память с помощью соответствующей

команды 8087 для анализа в процессе обработки запроса. Неис-

пользуемые биты регистра-указателя ЕР заполняются нулями.

Рис. 3.7. Формат регистра-указателя исключительных ситуаций EP АСП

3.5. Функционирование

арифметического сопроцессора

Арифметический сопроцессор 8087 может работать только

в паре с центральным процессором 8086/8088, который должен

быть, установлен в максимальный режим. Система с сопроцес-

сором не требует никакой дополнительной логики, отличаю-

щейся от той, которая используется в системе с максимальным

режимом ЦП. Схема расширенного процессора получается про-

стым объединением одноименных выводов АСП и ЦП с допол-

нительным использованием контроллера прерываний для орга-

низации взаимодействия выхода INT сопроцессора и входа INTR

ЦП.