Ключев А.О., Ковязина Д.Р., Кустарев П.В., Платунов А.Е. Аппаратные и программные средства встраиваемых систем

Подождите немного. Документ загружается.

201

RI/TI Прерывание от UART 23H 8

TF2/EXF2 Переполнение Таймера/Счетчика 2 2BH 9

Регистр IE

Регистр специального назначения IE (адрес A8h) – регистр разрешения

прерываний. Все биты регистра устанавливаются и сбрасываются

пользователем.

Бит Название Опписание

7 EA 0 – запрещены, 1 – разрешены прерывания от всех источников

6 EADC 0 – запрещены, 1 – разрешены прерывания от АЦП

5 ET2 0 – запрещены, 1 – разрешены прерывания от Таймера 2

4 ES 0 – запрещены, 1 – разрешены прерывания от UART

3 ET1 0 – запрещены, 1 – разрешены прерывания от Таймера 1

2 EX1 0 – запрещено, 1 – разрешено внешние прерывание 1

1 ET0 0 – запрещены, 1 – разрешены прерывания от Таймера 0

0 EX0 0 – запрещено, 1 – разрешено внешние прерывание 0

Регистр IE2

IE2 (SFR адрес A9h) регистр разрешения вторичных прерываний

Бит Название Опписание

7-2 - Зарезервированы для использования в будушем

1 ET0

0 – запрещены, 1 – разрешены прерывания от монитора источника

питания

0 EX0 0 – запрещено, 1 – разрешено прерывания от SPI/I2C

Регистр IP

Регистр специального назначения IP (адрес B8h) – регистр приоритета

прерываний. Все биты регистра устанавливаются и сбрасываются

пользователем. После включения питания по умолчанию содержит 00h.

Бит Название Описание

7 PSI 0 –“высокий”, 1 – “низкий” приоритет прерывания от SPI/I2C

6 PADC 0 –“высокий”, 1 – “низкий” приоритет прерывания от АЦП

5 PT2 0 –“высокий”, 1 – “низкий” приоритет прерывания от Таймера 2

4 PS 0 –“высокий”, 1 – “низкий” приоритет прерывания UART

3 PT1 0 –“высокий”, 1 – “низкий” приоритет прерывания от Таймера 1

2 PX1 0 –“высокий”, 1 – “низкий” приоритет внешнего прерывания 1

1 PT0 0 –“высокий”, 1 – “низкий” приоритет прерывания от Таймера 0

0 PX0 0 –“высокий”, 1 – “низкий” приоритет внешнего прерывания 0

202

Для каждого источника прерывания программист может задать один из

двух уровней приоритета: высокий и низкий. Прерывание с высоким уровнем

приоритета может прерывать обслуживание прерывания с низким уровнем

приоритета, а если прерывания с разными уровнями происходят одновременно,

то прерывание с высоким приоритетом будет обслужено первым.

Обслуживание прерывание не может быть

прервано прерыванием с таким же

уровнем приоритета. Если два прерывания с одинаковым уровнем приоритета

происходят одновременно, то порядок их обработки определяется с помощью

следующей таблицы:

Источник Приоритет Описание

PSMI 1(Наивысший) Монитор источника питания ADuC812

IE0 2 Внешние прерывание INT0

ADCI 3 Конец преобразования АЦП

TF0 4 Переполнение Таймера/Счетчика 0

IE1 5 Внешние прерывание INT1

TF1 6 Переполнение Таймера/Счетчика 1

I2CI+ISPI 7 Прерывание от I2C/SPI

RI+TI 8 Прерывание от UART

TF2+EXF2 9 (Низший) Переполнение Таймера/Счетчика 2

4.5.7 Особенности обработки прерываний в стенде SDK-1.1

Прерывания ADuC812 имеют вектора в диапазоне 0003h-0043h, которые

попадают в область младших адресов памяти программ. Это пространство

соответствует 8Кб (0000h-2000h) Flash-памяти.

FLASH

0000h

004Ah

2000h

SRAM

204Ah

mov P0, #0

ljmp 20XXh

ljmp UserIntVector

Рисунок 80. Использование прерываний в SDK-1.1

В стенде SDK-1.1 пользователь не имеет возможности записи во Flash-

память (запись программ осуществляется во внешнюю память программ и

данных), следовательно, не может подставить свои процедуры обработки

прерываний (точнее, команды перехода к процедурам) по адресам,

соответствующим векторам прерываний.

203

Проблема использования прерываний в пользовательских программах

решается следующим образом:

1. По адресам (0003h-0043h) векторов прерываний во Flash-памяти

SDK-1.1 располагаются команды переходов на вектора

пользовательской таблицы, размещенной в адресах 2003h-2043h.

2. По адресам векторов пользовательской таблицы пользователем

указываются команды переходов на процедуры обработки прерываний.

Приведем пример помещения собственного вектора в пользовательскую

таблицу. Пусть

требуется осуществить обработку прерываний от таймера 0

(прерывание 0Bh). В программу на языке Си (компилятор SDCC) можно

вставить следующий код:

// Обработчик прерывания от таймера 0

void T0_ISR(void) __interrupt (1)

{

// Действия, выполняемые обработчиком

}

//////////////////////// SetVector //////////////////////////

// Функция, устанавливающая вектор прерывания в пользовательской таблице

// прерываний.

// Вход: Vector - адрес обработчика прерывания,

// Address - вектор пользовательской таблицы прерываний.

// Выход: нет.

// Результат: нет.

//////////////////////////////////////////////////////////////

void SetVector(unsigned char xdata * Address, void * Vector)

{

unsigned char xdata * TmpVector; // Временная переменная

// Первым байтом по указанному адресу записывается

// код команды передачи управления ljmp, равный 02h

*Address = 0x02;

// Далее записывается

адрес перехода Vector

TmpVector = (unsigned char xdata *) (Address + 1);

*TmpVector = (unsigned char) ((unsigned short)Vector >> 8);

++TmpVector;

*TmpVector = (unsigned char) Vector;

// Таким образом, по адресу Address теперь

// располагается инструкция ljmp Vector

}

void main(void)

{

/*…*/

// Установка вектора в пользовательской таблице

SetVector(0x200B, (void *) T0_ISR);

// Разрешение прерываний от таймера 0

ET0=1; EA=1;

/*…*/

Примеры программ для стенда SDK-1.1, демонстрирующие работу с

прерываниями, таймерами приведены в подразделе 6.4.

204

4.6 Расширитель портов ввода-вывода на базе ПЛИС

В SDK-1.1 используется программируемая логическая интегральная схема

(ПЛИС) семейства MAX3000A фирмы Altera (EPM3064A) как расширитель

портов ввода-вывода. Микросхема EPM3064A подключена к системной шине

МК ADuC812. Адресная линия A19 используется как сигнал CS (chip select) для

ПЛИС. Микросхема EPM3064A выбирается, когда на линии A19 логическая

единица. Физический адрес ПЛИС таким образом равен 80000h, что

соответствует восьмой странице внешней памяти.

Микросхема EPM3064A относится к типу CPLD (complex programmable

logic device) и имеет следующие характеристики: энергонезависимая

(EEPROM-based), 1250 вентилей, 64 макроячейки, 4 логических блока, 220

МГц, 100 перезаписей.

Рисунок 81. Структурная схема ПЛИС EPM3064A

ПЛИС семейства MAX 3000A содержат:

• Логические блоки (Logic array blocks, LABs), которые обеспечивают

построение как комбинационных цепей, так и схем с элементами

памяти.

• Макроячейки (Macrocells). Макроячейка (МЯ) содержит три

функциональных блока: матрица логических элементов (вентилей),

матрица распределения термов, программируемый регистр

205

(регистровый выход). Массив элементов И является программируемым,

массив элементов ИЛИ – фиксированным.

• Логический расширитель термов (Expander product terms). Если для

реализации функции МЯ недостаточно числа ее собственных термов, то

можно воспользоваться дополнительными ресурсами двух типов ЛР:

общий (разделяемый) и параллельный.

• Программируемая матрица соединений (Programmable interconnect

array, PIA)

• Блоки ввода-вывода (I/O control blocks)

В очень упрощенном виде

ПЛИС представляет собой набор макроячеек и

механизм для организации связи между ними (PIA). Информация о связях

между макроячейками хранится в энергонезависимой памяти находящейся

внутри самой микросхемы. Для программирования EPM3064A используется

специальная САПР QuartusII (Altera). Логическая схема расширителя портов

ввода-вывода была нарисована в этой САПР и преобразована в базис

макроячеек ПЛИС и, далее, в

конфигурационный файл, необходимый для

соединения нужных логических ячеек ПЛИС. Конфигурационный файл

доставляется в память ПЛИС через интерфейс JTAG (IEEE 1149.1).

В стенде SDK-1.1 ввод-вывод данных осуществляется с помощью портов

микроконтроллера (см. подраздел 4.5.2) и микросхемы ПЛИС, которая имеет 8

регистров, отображаемых во внешнее адресное пространство данных

процессора. В старых версиях стенда SDK-1.1 используется упрощенная

конфигурация регистров микросхемы

ПЛИС. В описании регистров будут

указаны различия между полной и упрощенной конфигурациями регистров

ПЛИС. К ПЛИС в SDK-1.1 подключены:

• Клавиатура

• ЖКИ

• Линейка светодиодов

• Звуковой излучатель

• 16 дискретных портов ввода-вывода

Таблица 14. Перечень регистров расширителя портов ввода-вывода

Адрес Регистр Доступ Назначение

080000H KB R/W Регистр клавиатуры.

080001H DATA_IND R/W Регистр шины данных ЖКИ.

080002H EXT_LO R/W Регистр данных параллельного порта (разряды 0..7).

080003H EXT_HI R/W Регистр данных параллельного порта (разряды 8..15).

080004H ENA W Регистр управления портами ввода-вывода, звуком,

сигналом INT0 и прерыванием от клавиатуры.

080006H C_IND W Регистр управления ЖКИ.

080007H SV W Регистр управления светодиодами.

206

4.6.1 Регистр клавиатуры KB

Адрес 080000H. Значение после сброса xxxx1111B (полная конфигурация)

и xxxx0000B (упрощенная конфигурация).

Таблица 15. Регистр клавиатуры KB

7 6 5 4 3 2 1 0

R R R R R/W R/W R/W R/W

ROW COL

Таблица 16. Назначение битов регистра KB

Биты Поле Описание

0..3 COL Поле предназначено для сканирования клавиатуры (колонки

матрицы). Сканирование производится посредством записи

логического «0» в один из разрядов поля. В полной

конфигурации ПЛИС из этой тетрады считывается записанное

ранее в нее значение. В упрощенной конфигурации всегда

возвращается «0».

4..7 ROW Поле предназначено для считывания данных с клавиатурной

матрицы (строки). Если ни одна из кнопок в строке не нажата,

все биты поля ROW содержат логические «1». Если кнопка

нажата и на ее колонку подан логический «0», то в поле ROW

также появится логический «0».

Данный регистр можно использовать для определения типа конфигурации.

Если при старте программы записать в тетраду COL регистра KB ненулевое

значение, а затем его считать, то в полной конфигурации будет считано

записанное значение, а в упрощенной – нули.

В полной конфигурации ПЛИС работа с клавиатурой может быть

организована по прерыванию: 6-й бит (KB) регистра ENA заведен

на вход

внешнего прерывания INT0 МК ADuC812. Внешнее прерывание будет

возникать, как только на клавиатуре будет нажата хоть одна клавиша (любая).

Таким образом, чтобы работать с клавиатурой по ее собственному прерыванию,

необходимо:

• Разрешить прерывание от клавиатуры (6-й бит регистра ENA должен

быть «1»);

• Настроить внешнее прерывание INT0 так, чтобы оно работало по спаду,

не по уровню (регистр специального назначения TCON);

• Разрешить внешнее прерывание INT0 (бит EX0 = 1 в регистре

специального назначения IE);

• Написать обработчик внешнего прерывания INT0;

• Переключатели SW3 должны быть в положении OFF, а 5-й бит регистра

ENA (ПЛИС) должен быть «1»;

• Написать алгоритм сканирования клавиатуры.

207

4.6.2 Регистр шины данных ЖКИ DATA_IND

Адрес 080001H. Значение после сброса 00000000B.

Таблица 17. Регистр шины данных ЖКИ DATA_IND

7 6 5 4 3 2 1 0

R/W R/W R/W R/W R/W R/W R/W R/W

D7 D6 D5 D4 D3 D2 D1 D0

Таблица 18. Назначение битов регистра DATA_IND

Биты Поле Описание

0..7 D0..D7 Регистр DATA_IND позволяет устанавливать данные на шине

данных ЖКИ и считывать их оттуда. Для организации

взаимодействия с ЖКИ (формирования временных диаграмм

чтения и записи) необходимо использование регистра C_IND.

4.6.3 Регистр данных параллельного порта EXT_LO

Адрес 080002H. Значение после сброса 00000000B.

Таблица 19. Регистр данных параллельного порта EXT_LO

7 6 5 4 3 2 1 0

R/W R/W R/W R/W R/W R/W R/W R/W

D7 D6 D5 D4 D3 D2 D1 D0

Таблица 20. Назначение битов регистра EXT_LO

Биты Поле Описание

0..7 D0..D7 Регистр EXT_LO позволяет считывать и записывать биты 0..7

параллельного порта. Для того чтобы данные из регистра попали на

выход, необходимо установить бит EN_LO в логическую «1» (см.

регистр ENA). Для чтения данных необходимо установить этот бит

в логический «0».

4.6.4 Регистр данных параллельного порта EXT_HI

Адрес 080003H. Значение после сброса 00000000B.

Таблица 21. Регистр данных параллельного порта EXT_HI

7 6 5 4 3 2 1 0

R/W R/W R/W R/W R/W R/W R/W R/W

D7 D6 D5 D4 D3 D2 D1 D0

208

Таблица 22. Назначение битов регистра EXT_HI

Биты Поле Описание

0..7 D0..D7 Регистр EXT_HI позволяет считывать и записывать биты 8..15

параллельного порта. Для того, чтобы данные из регистра попали

на выход, необходимо установить бит EN_LO или EN_HI в

логическую «1» (см. регистр ENA). Для чтения данных

необходимо установить этот бит в логический «0».

4.6.5 Регистр управления ENA

Адрес 080004H. Значение после сброса x0100000B.

Таблица 23. Регистр управления ENA

7 6 5 4 3 2 1 0

- W W W W W W W

- KB INT0 EPMSND2 EPMSND1 EPMSND0 EN_HI EN_LO

Таблица 24. Назначение битов регистра ENA

Биты Поле Описание

0 EN_LO В полной конфигурации бит EN_LO нужен для управления

младшими 8 разрядами (биты 0..7) 16-разрядного порта ввода-

вывода. Если записать в EN_LO логический «0», то порт ввода-

вывода переводится в Z-состояние и появляется возможность

чтения данных из EXT_LO. При записи в данный бит логической

«1» порт переключается на вывод и данные, записанные в регистр

EXT_LO, попадают на выход

порта ввода-вывода.

В упрощенной конфигурации этот бит управляет всеми 16

разрядами порта ввода-вывода. Если записать в EN_LO логический

«0», то весь порт ввода-вывода переводится в Z-состояние и

появляется возможность чтения данных из регистров EXT_LO и

EXT_HI. При записи в данный бит логической «1» порт

переключается на вывод и данные, записанные в регистры EXT_LO

EXT_HI, попадают на выход порта ввода-вывода.

1 EN_HI В полной конфигурации бит EN_HI нужен для управления

старшими 8 разрядами (биты 8..15) 16-разрядного порта ввода-

вывода. Если записать в EN_HI логический «0», то порт ввода-

вывода переводится в Z-состояние и появляется возможность

чтения данных из EXT_HI. При записи в данный бит логической

«1» порт переключается на вывод и данные, записанные в регистр

EXT_HI, попадают на выход

порта ввода-вывода.

В упрощенной конфигурации бит EN_HI не влияет на

функционирование порта ввода-вывода. Все управление портом

производится битом EN_LO.

2..4 EPMSND0-

EPMSND2

Выход звукового ЦАП. Задает уровень напряжения на динамике.

Позволяет формировать звуковые сигналы различной тональности

и громкости.

5 INT0 При записи логического «0» в этот бит на вход INT0 ADuC812

также попадает логический «0». Бит можно использовать для

209

формирования внешнего прерывания для микроконтроллера.

6 KB В полной конфигурации при записи логического «0» прерывание от

клавиатуры запрещается. Если бит установлен в «1», то прерывание

от клавиатуры разрешено. В упрощенной конфигурации бит KB

всегда равен нулю, т.е. прерывание клавиатуры запрещено.

4.6.6 Регистр управления ЖКИ C_IND

Адрес 080006H. Значение после сброса xxxxx010B.

Таблица 25. Регистр управления ЖКИ C_IND

7 6 5 4 3 2 1 0

- - - - - W W W

- - - - - RS RW E

Таблица 26. Назначение битов регистра C_IND

Биты Поле Описание

0 E Бит управления входом «E» ЖКИ. Наличие положительного

импульса на входе «E» позволяет зафиксировать данные на шине

ЖКИ (данные, сигналы RW и RS к этому моменту должны быть

уже установлены).

1 RW Бит переключения шины данных ЖКИ на чтение или запись: 0 –

запись, 1 – чтение.

2 RS Бит переключения режимов команды/данные ЖКИ: 1 – данные, 0

– команды.

4.6.7 Регистр управления светодиодами SV

Адрес 080007H. Значение после сброса 00000000B.

Таблица 27. Регистр управления светодиодами SV

7 6 5 4 3 2 1 0

W W W W W W W W

D7 D6 D5 D4 D3 D2 D1 D0

Таблица 28. Назначение битов регистра SV

Биты Поле Описание

0..7 D0..D7 Биты управления светодиодами. Подача логической «1» зажигает

светодиоды, «0» – гасит.

4.6.8 Логическая схема ПЛИС: доступ к периферийным устройствам

Мы уже обсудили такие понятия, как реализация расширителя портов

ввода-вывода на базе ПЛИС, интерфейс подключения ПЛИС к МК ADuC812,

210

регистровая модель ПЛИС для программирования подключенных к ней

периферийных устройств. Теперь рассмотрим логическую схему ПЛИС,

которая нам поможет понять, что же происходит при доступе к тому или иному

периферийному устройству внутри самой ПЛИС. Для примера возьмем

зажигание светодиодов.

Рисунок 82. Логическая схема ПЛИС (регистр управления светодиодами)

МК ADuC812 выбирает восьмую страницу внешней памяти и в ней

седьмой регистр, т.е. полный адрес составляет 0x080007. Младшая часть этого

адреса выставляется на мультиплексированную шину адреса/данных порта P0 и

попадает на вход ПЛИС (AD[7..0]). Младшие три бита адреса регистра

поступают на вход регистра-защелки, который сохраняет этот адрес по сигналу

ALE. Далее три

разряда (ADR[2..0]) попадают на вход дешифратора, который

по сигналу CS активизирует один из выходных разрядов в соответствии с

преобразованием в позиционный код «1 из N». В случае светодиодов DCCS[7]

становится равным «1» и поступает на вход регистра-защелки. По сигналу

записи WR байт с шины данных (от порта P0) сохраняется в регистре и

подается на выводы ПЛИС SV[7..0], к которым

, в свою очередь, подключены

светодиоды.