Аблязов В.И. Программное управление станками и комплексами

Подождите немного. Документ загружается.

14.10.09

Следующие 3 правила доказываются на основе законов дистрибутивности, про-

тиворечия и "исключенного третьего".

13. Поглощение ( элиминация ) :

14. Закон Блейка-Порецкого :

15. Склеивание ( объединение ) :

Приведенные аксиомы, теоремы и тождества булевой алгебры позволяют

осуществлять любые преобразования булевых функций, получая в результате пе-

реключательные схемы нужной структуры и свойств.

Особый интерес представляет переход от табличных формы представления

булевых функций к аналитическим. Для получения СДНФ и СКНФ исходя из

таблицы истинности можно сформулировать следующие правила.

Для получения СДНФ на основе таблицы истинности необходимо :

1) Каждый из входных наборов, на которых булева функция принимает зна-

чения 1, представить в виде элементарного произведения (конъюнкции), причем

если переменная равна 0, то она входит в конъюнкцию с инверсией, а если 1 - то

без инверсии.

2) Полученные элементарные конъюнкции объединяются знаками дизъюнк-

ции.

Для получения СКНФ на основе таблицы истинности необходимо :

1) Каждый из входных наборов, на которых булева функция принимает зна-

чения 0, представить в виде элементарной логической суммы (дизъюнкции), при-

чем если переменная равна 1, то она входит в дизъюнкцию с инверсией, а если 0 -

то без инверсии.

2) Полученные элементарные дизъюнкции объединяются знаками конъюнк-

ции.

В качестве примера рассмотрим булеву функцию трех переменных, f

(1,3,5,6,7)=1. Ниже приведены таблица истинности и полученные на ее основе

СДНФ и СКНФ.

x1 x2 x3 f (x1, x2, x3)

0 0 0 0

0 0 1 1

0 1 0 0

0 1 1 1

1 0 0 0

1 0 1 1

1 1 0 1

1 1 1 1

СДНФ

f = 1 2x3 v 1x2x3 v x1 2x3 v x1x2 3 v x1x2x3 ;

СКНФ

f = ( x1 v x2 v x3 )· ( x1 v 2 v x3 )· ( 1 v x2 v x3 ).

14.10.09

Минимальные ДНФ и КНФ этой функции будут иметь вид :

ДНФ f = x1x2 v x3 ;

КНФ f = ( x1 v x3 )· ( x2 v x3 ).

Таким образом, для составления полного логического уравнения любой

комбинационной схемы сначала составляется логическое выражение для каждого

элемента отдельно. Это легко сделать, применяя правило составления логиче-

ского выражения, на основе таблицы состояний (значений выходной функции Y

для всех возможных сочетаний входных аргументов a

, … a

). Это правило, на-

пример, для СКНФ, формулируется следующим образом.

Сначала для всех строк, где выходная функция Y принимает значение, рав-

ное 1, составляется конъюнкция n аргументов, каждый из которых представляет

собой: или сам входной аргумент a

, если его значение в данной строке равно 1;

или инверсный входной аргумент

a , если его значение в данной строке равно 0.

Окончательно выходная функция Y будет равна дизъюнкции всех полученных

конъюнкций. Например, для нижеприведенной таблицы состояний, выражение

функции Y запишется следующим образом:

0 0 0 0

0 0 1 1

0 1 0 0

0 1 1 0

1 0 0 1

1 0 1 0

1 1 0 1

1 1 1 0

321321321

aaaaaaaaaY













Если число нулевых состояний выходной функции Y существен-

но меньше, чем единичных, то целесообразно выражение для

функции Y, записывать через ее инверсное состояние:

321321321321321

aaaaaaaaaaaaaaaY 

Логическое выражение для выходной функции комбинационной схемы

можно записать непосредственно по логической схеме.

bbabbabbaaab

bababaY

























)()()(

НЕ

Рис. 9. Логическая ко

бинационная схема

14.10.09

Запишем логическое выражение по таблице истинности (для "Исключающе-

го ИЛИ")

Реализация любого из этих логических выражений с помощью простейших

вентилей, эквивалентна элементу "Исключающее ИЛИ".

10.3. Особенности подключения и организации выходных каскадов

ИМС

В большинстве серий ИС неиспользуемые входы И не должны оставаться

неподключенными. В ТТЛ и ТТЛШ - сериях сигнал от неподключенного входа

воспринимается как логическая единица "1", но оставлять его свободным не ре-

комендуется, так как возникающие при этом дополнительные заряды в базе вход-

ного транзистора замедляют переключение элемента по другим входам. Поэтому

в сериях ТТЛ и ТТЛШ неиспользуемые И - входы либо объединяют с другими, но

так, чтобы не превысить допустимую нагрузку, либо подключают к источнику

питания +5В через резистор 1кОм. К одному резистору рекомендуется подклю-

чать до 20 неиспользуемых входов.

В сериях КМОП не должно быть неподключенных входов, так как на них

может оказаться наведенным любой потенциал, что приведет к ложному состоя-

нию схемы. Входы КМОП элементом можно непосредственно подключить к ис-

точнику питания, без резистора.

Неиспользуемые входы ИЛИ в любых сериях должны быть подключены к

логическому нулю.

Рекомендуется также неиспользуемые функциональные элементы ТТЛ - се-

рий включить таким образом, чтобы на их выходах была логическая единица. В

этом случае уменьшается энергопотребление данного функционального элемента.

Логические элементы

ИС выпускаются с тремя ти-

пами выходных каскадов:

а) стандартный выход

(двухтактный - при высоком

уровне выходного сигнала

транзистор Т1 открыт, Т2

закрыт, а при низком – Т2

открыт),

б) с открытым кол-

лектором,

в) выход с тремя со-

стояниями (с Z – состояни-

ем).

)()()(

)()()()()()(

))(())(())(())((

bababaabab

bbaabaabbabbbabaaaab

babbabaaabbabababababa

bababababa









выход

б)

Т1

Т2

а)

+5В

выход

+5В

выход

в)

14.10.09

Выходной каскад с открытым коллектором не способен сам по себе обеспе-

чивать на выходе высокий уровень напряжения, поэтому к выходу элемента с по-

мощью внешнего монтажа подключается резистор, называемый "подтягиваю-

щим", величина которого ограничена максимальном допустимым током открыто-

го выходного транзистора. Выходной транзистор с открытым коллектором имеет

повышенный допустимый ток, а иногда и повышенное выходное напряжение, по-

этому такие элементы могут применяться для управления светодиодами, индика-

торными лампами, обмотками реле и т.п. Пример включения элемента

КР1533ЛА7 приведен на рис. Значение подтягивающего ре-

зистора определяется формулой:

R = (U

пит

- U

КЭоткр

) / I

Кmax

Элементы с открытым коллектором (ОК) приспособ-

лены для объединения по выходу. Если выходы нескольких

элементов с ОК объединены в одной точке (подключены к

шине параллельно), то на выходе схемы будет низкий уровень, когда открыт

входной транзистор любого из объединенных элементов. Такую схему принято

называть "монтажное ИЛИ" для низкого уровня или "монтажным И" для сигналов

высокого уровня (поскольку сигнал на шине имеет высокий уровень только тогда,

когда у всех схем выходной сигнал имеет высокий уровень).

Элементы с тремя состояниями выхода примененяют в качестве выходного

управляемого буфера, работающего с цифровой магистралью. Установка схемы в

третье (запертое) состояние осуществляется специальным сигналом "разрешение

по выходу" (OE Output Enable).Если сигнал разрешения третьего состояния имеет

низкий уровень, то выходной каскад работает как обычный двухтактный. Если же

сигнал ОE имеет высокий уровень, то выходные транзисторы оказываются запер-

тыми и со стороны выхода получается высокий импеданс, при этом уровень по-

тенциала на выходе не определен (плавающий потенциал).

Следует отметить, что цифровые логические ТТЛ элементы, осуществ-

ляющие управление нагрузкой R

, лучше работают по втекающему выходному

току (рис а), чем по вытекающему

(рис б), то есть когда когда ток в на-

грузку поступает из внешнего источ-

ника, а не из логического элемента.

Поэтому нагрузку обычно подключа-

ют между выходом логического эле-

мента и источником питания (рис а).

ИС серий ТТЛ и ТТЛШ могут непосредственно управлять входами ТТЛ –

схем. Для подключения же КМОП-схем требуется применение согласующего ре-

зистора R. Рекомендуемый резистор R-МЛТ-0,25-4,7-кОм±5%.Схемы КМОП - се-

рий управляют схемами КМОП и ТТЛ непосредственно. Примеры схем сопряже-

ния приведены на рис.

Выход

КР1533ЛА7

+5В

а)

б)

14.10.09

Если выходы нескольких схем с тремя состояниями подключены парал-

лельно к одной шине, то важно, чтобы только один из входов ОЕ переводил свою

схему в активный режим на данном отрезке времени. Когда уровень сигнала ОЕ

становится низким, верхний и нижний транзисторы оказываются запертыми. Ко-

гда оба выходных транзистора заперты, это фактически означает "отключение"

схемы от шины.

10.4. .Логические интегральные микросхемы

Выпускаемые отечественной и зарубежной промышленностью логические

(цифровые) микросхемы объединяют в одном корпусе различное количество ло-

гических вентилей, например, микросхема 555ЛЕ4 содержит три независимых

трехвходовых элемента ИЛИ-НЕ.

В таблице показаны некоторые типы логических схем.

Логическая

функция

Число вхо

дов

в каждом ло-

гическом эле-

менте

Число логи-

ческих эле-

ментов в

корпусе

Отечеств.

Зарубежн.

НЕ 1 6

555ЛН1 (3С), 2 (ОК)

74LS04

2 4

555ЛА3, 12 (3С), 9, 13 (ОК)

74LS00

3 3

555ЛА4 (3С), 10 (ОК)

74LS10

4 2

555ЛА1, 6 (3С), 7(ОК)

74LS20

И-НЕ

8 1

555ЛА2 (3С),

74LS30

2 4

555ЛЕ1 (3С),

74LS02

3 3

555ЛЕ4 (3С),

74LS27

ИЛИ-НЕ

4 2

74LS25

2 4

555ЛИ1 (3С), 2(ОК)

74LS08

3 3

555ЛИ3(3С),

555ЛИ4

74LS11

4 2

555ЛИ6(3С)

74LS21

ИЛИ 2 4

555ЛЛ1 (3С)

74LS32

3-2-2-3И-

4ИЛИ-НЕ

555ЛР13 (3С)

54ALS54

2-2И-2ИЛИ-

НЕ и 3-3И-

2ИЛИ-НЕ".

1533ЛР11

SN54ALS51

Исключ. ИЛИ

2 4

555ЛП5, 12 (ОК)

74LS86

КМОП

ТТЛ

КМОП

ТТЛ

КМОП

14.10.09

Все электронные схемы ЭВМ могут быть реализованы с помощью логиче-

ских элементов И, ИЛИ, НЕ.

Реализация схемы И на диодах приведена на рис. а. Напряжение на выходе

Uвых = +E, что соответствует логической

"1", будет только в том случае, когда на всех

входах будет потенциал +E. Если хотя бы

один вход подсоединен к "лог. 0", на выходе

будет напряжение, близкое к нулю (падение

напряжения на открытом диоде).

Реализация схемы ИЛИ приведена на

рис. б. Напряжение на выходе будет близко к +E (логическая "1"), если хотя бы на

один из входов подать потенциал +E.

Логическая схема НЕ наиболее просто выполняется с помощью транзистор-

ного ключа, рис. в (транзистор включен по схеме с

общим эмиттером). Если вход подсоединен к "0",

транзистор заперт, на выходе потенциал +E = "1".

Если на входе "1", то транзистор открыт до насы-

щения и Uвых » 0, т. е. является логическим нулем.

Элементы ИЛИ и И на транзисторах показа-

ны ниже.

Элемент ИЛИ

Элемент И

14.10.09

10.5. Мультиплексоры и демультиплексоры

М у л ь т и п л е к с о р о м (Multiplexer MS или MUX) называется комбина-

ционная схема, обеспечивающая передачу на выход в желаемом порядке цифро-

вой информации, поступающей по нескольким входам. Схематически мультип-

лексор можно изобразить в виде коммутатора, обеспечивающего подключение

одного из нескольких входов (их называют информационными) к одному выходу

устройства. Кроме информационных входов в муль-

типлексоре имеются адресные входы и разрешаю-

щие (стробирующие).

Мультиплекcор может иметь инверсный вы-

ход, а также третье состояние этого выхода, которое

отмечается на схеме ромбом с поперечной чертой.

Мультиплексоры находят широкое примене-

ние, например, многие выводы у микропроцессоров

"мультиплексированы". Это могут быть сигналы ли-

ний шины данных и шины адреса, передаваемые по-

следовательно во времени, что позволяет сократить

общее число выводов микропроцессора.

Д е м у л ь т и п л е к с о р о м (DMS или DMX)

называют устройство, в котором сигналы с одного

информационного входа поступают в желаемой последовательности по несколь-

ким выходам в зависимости от кода на адресных шинах.

Для наращивания числа выходов демультиплексора используют каскадное

включение демультиплексоров. Подобное включение используют, естественно, и

для других типов микросхем.

При использовании КМОП технологи можно строить двунаправленные

ключи, которые обладают возможностью пропускать ток в обоих направлениях и

передавать не только цифровые, но и аналоговые сигналы. Благодаря этому мож-

но строить м у л ь т и п л е к с о р ы - д е м у л ь т и п л е к с о р ы .

10.6. Сумматоры

Сумматоры (SM)– это комбинационные

устройства, предназначенные для сложения двух

n-разрядных чисел А и В.

Если устройство реализует только пораз-

рядное сложение двух n-разрядных чисел А и В с

выработкой сигнала переноса Р, то оно называет-

MUX

А1

DMX

Y10

Y11

Y12

Y13

Y14

Y15

А3



Pвх



Pвых

14.10.09

ся п о л у с у м м а т о р о м . Если оно имеет также дополнительный вход переноса

из младшего разряда то оно называется п о л н ы м с у м м а т о р о м .

Полный сумматор

можно представить как объе-

динение двух полусуммато-

ров. Самостоятельно на про-

работку.

10.7. Цифровые компараторы

Цифровые компараторы осуществляют сравнение

двух чисел, заданных в двоичном коде. Они могут опре-

делять равенство двух чисел А и В, либо вид их нера-

венства. Цифровые компараторы имеют три выхода.

Микросхема (К564ИП2) может иметь расширяющие

входы: A<B; A=B; A>B, что позволяет наращивать раз-

рядность обоих чисел.

11. Последовательностные схемы (элементы с памятью)

Основу элементов с памятью составляют различные триггеры, имеющие,

два устойчивых состояния. Триггеры переходят из одного состояния в другое под

воздействием входных сигналов в зависимости от различных исходных условий.

Триггеры являются основой целого ряда цифровых устройств: регистры,

счетчики, арифметико-логические устройства, ЗУ и др.

11.1. R-S – триггеры

R-S – триггеры имеют два информационных входа (Set и Reset). В

отечественном обозначении ТР, например К555ТР2.

Таблица истинности

1 1 1

1n

Хранение

0 Х 1 1

Х 0 1 1

Установ. 1

1 1 0 0

Установ. 0

0 0 0 ?

Не опред.

Вход R – сброс; вход S – установка. Для расширения функциональных возможно-

стей могут иметь по два входа установки: S

и S

. Триггер является ассинхронным,

отсутствует цепь синхронизации. В качестве самостоятельных устройств приме-

няются редко, чаще – как базовые в более сложных триггерных устройствах.

= =

А<B

A=B

A>B

А1

В1



А4

В4

А<B

A=B

A>B

Полусум

матор

Полусум

матор

Pвх

14.10.09

11.2. D – триггеры

В отечественном обозначении ТМ, например К555ТМ2. Выполняются на

основе двухступенчатых триггеров. По информационному входу D (delay- за-

держка) сначала происходит запись информации в первую ступень, а затем по

синхровходу С – на выход триггера. Обозначение в принципиальных схемах и

таблица истинности подобного D – триггера приведены на рисунке. Для обозна-

чения входов импульсных сигналов используются обозначения:

 прямой вход – изменение сигнала с низкого

уровня на высокий (положительный фронт);

 инверсный - изменение сигнала с высокого

уровня на низкий (отрицательный фронт).

Высокий уровень, т.е. логическая 1, обозначается также H (High), низкий –

L (Low). Символ Х означает, что состояние данного сигнала не влияет на состоя-

ние выхода.

D – триггеры используют там, где необходима синхронизированная инфор-

мации, например, зап ись/считывание.

К555ТМ2 Таблица истинности

С D

L H X X H

Устан. 1

H L X X L

L L X X H?

не устойч.

H H



H H

Зап. 1

H H



L L

Зап. 0

H H L Х

1n

Не измен.

для исключения влияния "дребезга" в кнопках,

исключения влияния случайных помех и т.д.

11.3. JK – триггеры

В отечественном обозначении ТВ, например К555ТВ6. Представляют собой

устройства с двумя устойчивыми состояниями и двумя информационными входа-

ми J и K. при одновременной подачи на входы напряжения высокого уровня

осуществляется инверсия предыдущего состояния по выходам Q (счетный режим

работы триггера). В остальных случаях функционируют как R-S триггеры, в кото-

рых вход J эквивалентен S , а вход K – входу R.

или

14.10.09

Ниже приведены временная диаграмма, графическое обозначение и таблица

истинности K555TB6.



J K

L X X X L

Устан. 0

_

L L

1n

_

H L H

Зап. 1

_

L H L

Зап. 0

_

H H

Q

n-1

Инверсия

K555TB6

H H Х Х

1n

11.4. Триггеры Шмитта

В отечественном обозначении ТЛ, например К555ТЛ2. Использование триг-

геров Шмитта в качестве логических элементов, например инверторов, позволяет

повысить помехоустойчивость

схем за счет наличия петли гисте-

резиса в передаточной характери-

стике (см. рис.).

Срабатывание триггера

Шмитта, то есть изменение выход-

ного состояния U

вых

, происходит

тогда, когда уровень входного на-

пряжения U

вх

превысит некоторое

пороговое значение U

сраб

. Отпуска-

ние триггера происходит тогда, ко-

гда уровень входного напряжения

вх

вых

сраб

отп