Авторы не установлены. Санкт-Петербургский Государственный
Политехнический Университет, Россия, 2008.
Данный курс – однодневный, вводный, предназначенный для студентов,
изучающих основы, методы и средства
проектирования цифровых устройств. Курс предполагает использование пакета ISE версии 9.2.04. Курс содержит лекционный материал и набор лабораторных работ. Лабораторные работы (их части, связанные с проверкой результатов на плате) ориентированы на использование стенда, содержащего плату Virtex5(PB-V5) и DiLaB. Изучив курс, вы:
Узнаете основные этапы проектирования в пакете ISE
Научитесь создавать и реализовывать проекты, осуществлять моделирование и конфигурацию СБИС на плате.
Познакомитесь с понятием ядро модуля. Научитесь настраивать ядра модулей, используя помощник IP(CoreGen & Architecture Wizard) ;
Познакомитесь с редактором PACE.
Научитесь назначать выводам проекта выводы СБИС и стандарты ввода\вывода.
Научитесь задавать настройки этапов реализации проекта.
Познакомитесь с временными параметрами, определяемыми в пакете ISE.
Познакомитесь с редактором Constraints Editor.
Научитесь использовать редактор Constraints Editor для назначения
требований к временным параметрам.
Научитесь определять соответствует ли реализация проекта требованиям к занимаемым логическим ресурсам СБИС и требованиям к быстродействию (временным параметрам). Структура папок курса:
…\fpga_flow\v92\slides – лекционный материал.
…\fpga_flow\v92\V5_dilab\lab_docs – описания лабораторных работ.
…\fpga_flow\v92\V5_dilab\labs – папка с заготовками для лабораторных работ.
…\fpga_flow\v92\V5_dilab\labs\solutions – папка с выполненными лабораторными работами.
…\fpga_flow\v92\V5_dilab\boards_docs – папка с описанием плат Virtex5(PB-V5) и DiLaB. План курса:
Процедура проектирования в пакете ISE фирмы Xilinx
Упражнение 1
Помощник IP (CoreGen & Architecture Wizard)
Редактор PACE ( Pinout and Area Constraints Editor )
Упражнение 2
Настройка этапов реализации проекта
Отчеты о реализации проекта
Требования к временным параметрам
Упражнение 3
проектирования цифровых устройств. Курс предполагает использование пакета ISE версии 9.2.04. Курс содержит лекционный материал и набор лабораторных работ. Лабораторные работы (их части, связанные с проверкой результатов на плате) ориентированы на использование стенда, содержащего плату Virtex5(PB-V5) и DiLaB. Изучив курс, вы:
Узнаете основные этапы проектирования в пакете ISE
Научитесь создавать и реализовывать проекты, осуществлять моделирование и конфигурацию СБИС на плате.
Познакомитесь с понятием ядро модуля. Научитесь настраивать ядра модулей, используя помощник IP(CoreGen & Architecture Wizard) ;
Познакомитесь с редактором PACE.
Научитесь назначать выводам проекта выводы СБИС и стандарты ввода\вывода.
Научитесь задавать настройки этапов реализации проекта.
Познакомитесь с временными параметрами, определяемыми в пакете ISE.
Познакомитесь с редактором Constraints Editor.
Научитесь использовать редактор Constraints Editor для назначения
требований к временным параметрам.
Научитесь определять соответствует ли реализация проекта требованиям к занимаемым логическим ресурсам СБИС и требованиям к быстродействию (временным параметрам). Структура папок курса:
…\fpga_flow\v92\slides – лекционный материал.
…\fpga_flow\v92\V5_dilab\lab_docs – описания лабораторных работ.
…\fpga_flow\v92\V5_dilab\labs – папка с заготовками для лабораторных работ.
…\fpga_flow\v92\V5_dilab\labs\solutions – папка с выполненными лабораторными работами.
…\fpga_flow\v92\V5_dilab\boards_docs – папка с описанием плат Virtex5(PB-V5) и DiLaB. План курса:
Процедура проектирования в пакете ISE фирмы Xilinx
Упражнение 1
Помощник IP (CoreGen & Architecture Wizard)
Редактор PACE ( Pinout and Area Constraints Editor )
Упражнение 2
Настройка этапов реализации проекта
Отчеты о реализации проекта
Требования к временным параметрам
Упражнение 3