НИЯУ МИФИ, М., 2011 г., Шагурин И.И., кафедра 27 микро- и
наноэлектроники
Введение
Обработка чисел с плавающей точкой
Блок FPU (Floating Point Unit)
Представление чисел с плавающей точкой
Флаги ошибок
Регистр тегов TWR
FIP, FDP
Способы адресации
Системы команд FPU Групповая обработка данных
Блок MMX (Multimedia Extension)
Формат данных
Способы адресации
Набор команд
Упаковка, распаковка данных
Блок SSE
Регистровая модель SSE
Адресация
Команды пересылки
Арифметические операции
Логические операции
Сравнение
Команды нахождения min,max
Команды управления Структура микропроцессоров Pentium III, 4, Core Duo
Эволюция микроархитектуры Pentium III, 4 RISC-процессоры
Особенности RISC-архитектуры
Основные варианты RISC-архитектуры
RISC процессоры архитектуры MIPS
Основные характеристики
5-ступенчатый конвейер
Способы адресации
Порядок следования байтов
Режимы работы
Регистровая модель процессора
Система команд
Сопроцессор управления (CP0)
Структура MIPS-системы
Состав СК
RISC-процессоры PowerPС
Введение
Основы архитектуры PowerPC
Способы адресации
Система команд
ARM
Разработка
Разновидности
Особенность
Адресация
Система команд Операционные системы реального времени (ОСРВ)
Введение. Базовая теория
Архитектура ОСРВ
Монолитная архитектура ОСРВ
Уровневая архитектура ОСРВ
ОСРВ с микроядром (клиент-серверная)
Типы ОСРВ
Сравнение универсальных ОС и ОСРВ
Наиболее распространенные ОСРВ
Свободные ОСРВ
Проприетарные ОСРВ
Ядро ОСРВ
Распределение задач по времени (планирование задач)
Priority-based preemtive scheduling
Синхронизация и обмен информацией между задачами
Отрицательная синхронизация
Передача данных
Динамическое распределение памяти
ОС-2000
Архитектура
Процессы и потоки
Временные характеристики
Средства разработки
Потоки управления
Планирование потоков DSP
Фильтр скользящего среднего
Основные классы DSP
Формат данных
Структура DSP
Регистровая модель
Регистры АЛУ
Регистры Адреса
Регистры управления
Способы адресации
Система команд (особенности)
Арифметические операции Организация интерфейса в системах
Интерфейс
Шины
Представление данных в последовательных шинах
Последовательный обмен по стандарту RS232
Сетевой интерфейс CAN
Ошибки синхронизаций
Контроль ошибок
Особенности
Сфера применения Архитектура SPARC. Серия лекций МЦСТ 58
Архитектура SPARC-2
Особенности SPARC-машины
Микропроцессоры MCST-R 2
MCST-4R: система на кристалле
Ядро
ccNUMA
Физический дизайн Архитектура VLIW и микропроцессоры Эльбрус
1 слайд
2 слайд
4 слайд
5 слайд
6 слайд: Выбор архитектуры VLIW
Характеристики процессоров
Применение
Область применения
Особенности Эльбруса Проведение экзамена
Вопросы к экзамену
Билеты
Обработка чисел с плавающей точкой
Блок FPU (Floating Point Unit)
Представление чисел с плавающей точкой
Флаги ошибок
Регистр тегов TWR
FIP, FDP
Способы адресации
Системы команд FPU Групповая обработка данных
Блок MMX (Multimedia Extension)
Формат данных
Способы адресации
Набор команд
Упаковка, распаковка данных
Блок SSE
Регистровая модель SSE
Адресация
Команды пересылки
Арифметические операции
Логические операции
Сравнение
Команды нахождения min,max
Команды управления Структура микропроцессоров Pentium III, 4, Core Duo
Эволюция микроархитектуры Pentium III, 4 RISC-процессоры
Особенности RISC-архитектуры
Основные варианты RISC-архитектуры
RISC процессоры архитектуры MIPS
Основные характеристики
5-ступенчатый конвейер
Способы адресации
Порядок следования байтов
Режимы работы
Регистровая модель процессора
Система команд
Сопроцессор управления (CP0)
Структура MIPS-системы
Состав СК
RISC-процессоры PowerPС
Введение
Основы архитектуры PowerPC
Способы адресации
Система команд
ARM
Разработка
Разновидности
Особенность
Адресация
Система команд Операционные системы реального времени (ОСРВ)
Введение. Базовая теория
Архитектура ОСРВ
Монолитная архитектура ОСРВ
Уровневая архитектура ОСРВ
ОСРВ с микроядром (клиент-серверная)
Типы ОСРВ
Сравнение универсальных ОС и ОСРВ
Наиболее распространенные ОСРВ
Свободные ОСРВ
Проприетарные ОСРВ
Ядро ОСРВ
Распределение задач по времени (планирование задач)
Priority-based preemtive scheduling
Синхронизация и обмен информацией между задачами
Отрицательная синхронизация
Передача данных
Динамическое распределение памяти
ОС-2000
Архитектура
Процессы и потоки
Временные характеристики
Средства разработки
Потоки управления
Планирование потоков DSP
Фильтр скользящего среднего
Основные классы DSP
Формат данных
Структура DSP
Регистровая модель
Регистры АЛУ
Регистры Адреса
Регистры управления
Способы адресации
Система команд (особенности)
Арифметические операции Организация интерфейса в системах
Интерфейс
Шины
Представление данных в последовательных шинах
Последовательный обмен по стандарту RS232
Сетевой интерфейс CAN
Ошибки синхронизаций
Контроль ошибок
Особенности
Сфера применения Архитектура SPARC. Серия лекций МЦСТ 58
Архитектура SPARC-2
Особенности SPARC-машины
Микропроцессоры MCST-R 2
MCST-4R: система на кристалле
Ядро
ccNUMA
Физический дизайн Архитектура VLIW и микропроцессоры Эльбрус
1 слайд
2 слайд
4 слайд
5 слайд
6 слайд: Выбор архитектуры VLIW
Характеристики процессоров
Применение
Область применения
Особенности Эльбруса Проведение экзамена
Вопросы к экзамену
Билеты