Конспект лекций (4 лекции). 2012 год. 18 страниц.
Аннотация. Курс представляет собой краткое введение в логическое
проектирование цифровой аппаратуры, в частности, в язык описания
аппаратуры Verilog. Его цель — познакомить студентов с методами
описания и логического моделирования цифровых схем, подготовить
фундамент для возможной специализации в области функциональной
верификации аппаратуры. В курсе рассматриваются основные
математические формализмы, используемые при проектировании
аппаратуры (схемы из функциональных элементов, абстрактные и
структурные автоматы), и то, как эти формализмы представляются на
языке Verilog. Курс читается в рамках спецсеминара «Верификация и
валидация программ» и рассчитан на студентов 3 курса.