Исследование запоминающих устройств

ВОЛГТУ - 2 курс
Синтезировать схему одной ячейки ОЗУ адресного типа с прямым доступом для устройства типа 3D на RS-триггерах
Синтезировать схему запоминающего устройства на базе ячейки, полученной в п.1, типа 3D на RS-триггерах с организацией 5х2 На базе ЗУ, полученного при выполнении предыдущего задания, синтезировать схему ЗУ вдвое большего объема (с удвоенным количеством адресуемых слов). Реализовать 2 варианта:
а) дополнительный бит адреса является старшим;
б) дополнительный бит адреса является младшим (расслоение памяти).