Учебное пособие по дисциплине «Программно-логическое управление в
микропроцессорных системах автомобилей» для студентов, обучающихся
по специальности 190201.65 «Автомобиле и тракторостроение».
Допущено УМО вузов РФ Москва.: МГТУ «МАМИ» 2011, 80с.
Содержание:
Типы микропроцессоров и краткие исторические сведения.
Десятичная, двоичная и шестнадцатеричная системы счисления, правила перевода.
Архитектура компьютера, предложенная Фон Нейманом и основные компоненты его структуры на примере персонального компьютера.
Архитектура компьютера, предложенная Гарвардским университетом и основные компоненты структуры на примере микроконтроллеров сери PIC18*** фирмы Microchip Technology. Различие между ОЗУ и ПЗУ.
Структура команд микроконтроллера (МК) PIC18F452 фирмы Microchip Technology и использование алгоритмического языка Ассемблер.
Деление памяти данных МК PIC18F452 на банки и область системных регистров. Назначение системного регистра BSR.
Назначение системного регистра WREG на примере команд ADDWF 5Ah,0,0 и ADDWF 5Ah,1,0.
Присвоение имен рабочим регистрам при программировании на Ассемблере.
Системный регистр STATUS и флаги N, OV, Z, DC, C.
Команды арифметического сложения на примере команд ADDLW 09h и ADDWFC 0xAC,0,0.
Команды арифметического вычитания на примере команд SUBLW 0xF6; SUBWF REGL,0,0 и SUBFWB REGH,0,0.
Команда арифметического умножения на примере команды MULWF REG1,1.
Логические команды на примере команд IORWF REG1,d,a; ANDWF REG1,d,a и XORWF REG1,d,a.
Команды управления на примере команд BRA metka1 и GOTO metka2.
Команды условного перехода на примере команд BN …, BNN …, BC …, BNC …, BZ …, BNZ …, BOV …, BNOV metka.
Команды тестирования бита на примере команд BTFSC REG,b,a и BTFSS REG,b,a.
Команды формирования бита на примере команд BCF REG,b,a; BSF REG,b,a и BTG REG,b,a.
Команды формирования байтов CLRF REG,a, COMF REG,a.
Команды счетчики INCF REG,d,a и DECF REG,d,a.
Команды счетчики с условием пропуска следующей команды INCFSZ REG,d,a и INFSNZ REG,d,a
Команды сравнения двух байт c условием пропуска следующей команды CPFSEQ REG,a; CPFSGT REG,a; CPFSLT REG,a.
Команда вызова подпрограммы CALL NAME,s и команда выхода из подпрограммы RETURN,s. Стековая память и системный регистр STKPTR.
Команды сдвига на примере команды RRCF REG,d,a.
Двоично-десятичная система счисления и команда двоично-десятичной коррекции DAW.
Команды с косвенным способом адресации, содержащие нефизические регистры INDF0, POSTINC0, POSTDEC0, PREINC0 и назначение системных регистров FSR.
Использование косвенного способа адресации в программе нахождения суммы массива из 16 чисел.
Деление двухбайтовых чисел на 2n.
Блок-схема алгоритма перевода ASCII кодов символов латинских букв A,B,C,D,E,F и цифр 0 -9 в двоичные коды шестнадцатеричных цифр 0 – F
Программа деления на 10
Программа перевода однобайтовых чисел из двоичной системы счисления в двоично-десятичную.
Шаговые двигатели – типичные исполнительные механизмы микропроцессорных систем управления. Программа управления четырехфазным однополярным ШД.
Шаговые двигатели с биполярным питанием на основе Н-мостов.
Программа управления ШД с биполярным питанием на основе Н-моста (микросхема КР1128КТ4).
Полушаговый метод управления ШД.
Вывод алфавитно-цифровой информации из микроконтроллера на ЖКИ индикаторы.
Ввод в микроконтроллер информации в аналоговой форме.
Содержание:
Типы микропроцессоров и краткие исторические сведения.
Десятичная, двоичная и шестнадцатеричная системы счисления, правила перевода.
Архитектура компьютера, предложенная Фон Нейманом и основные компоненты его структуры на примере персонального компьютера.
Архитектура компьютера, предложенная Гарвардским университетом и основные компоненты структуры на примере микроконтроллеров сери PIC18*** фирмы Microchip Technology. Различие между ОЗУ и ПЗУ.
Структура команд микроконтроллера (МК) PIC18F452 фирмы Microchip Technology и использование алгоритмического языка Ассемблер.
Деление памяти данных МК PIC18F452 на банки и область системных регистров. Назначение системного регистра BSR.
Назначение системного регистра WREG на примере команд ADDWF 5Ah,0,0 и ADDWF 5Ah,1,0.
Присвоение имен рабочим регистрам при программировании на Ассемблере.
Системный регистр STATUS и флаги N, OV, Z, DC, C.
Команды арифметического сложения на примере команд ADDLW 09h и ADDWFC 0xAC,0,0.
Команды арифметического вычитания на примере команд SUBLW 0xF6; SUBWF REGL,0,0 и SUBFWB REGH,0,0.
Команда арифметического умножения на примере команды MULWF REG1,1.
Логические команды на примере команд IORWF REG1,d,a; ANDWF REG1,d,a и XORWF REG1,d,a.
Команды управления на примере команд BRA metka1 и GOTO metka2.
Команды условного перехода на примере команд BN …, BNN …, BC …, BNC …, BZ …, BNZ …, BOV …, BNOV metka.
Команды тестирования бита на примере команд BTFSC REG,b,a и BTFSS REG,b,a.
Команды формирования бита на примере команд BCF REG,b,a; BSF REG,b,a и BTG REG,b,a.
Команды формирования байтов CLRF REG,a, COMF REG,a.
Команды счетчики INCF REG,d,a и DECF REG,d,a.
Команды счетчики с условием пропуска следующей команды INCFSZ REG,d,a и INFSNZ REG,d,a
Команды сравнения двух байт c условием пропуска следующей команды CPFSEQ REG,a; CPFSGT REG,a; CPFSLT REG,a.
Команда вызова подпрограммы CALL NAME,s и команда выхода из подпрограммы RETURN,s. Стековая память и системный регистр STKPTR.
Команды сдвига на примере команды RRCF REG,d,a.
Двоично-десятичная система счисления и команда двоично-десятичной коррекции DAW.
Команды с косвенным способом адресации, содержащие нефизические регистры INDF0, POSTINC0, POSTDEC0, PREINC0 и назначение системных регистров FSR.
Использование косвенного способа адресации в программе нахождения суммы массива из 16 чисел.
Деление двухбайтовых чисел на 2n.
Блок-схема алгоритма перевода ASCII кодов символов латинских букв A,B,C,D,E,F и цифр 0 -9 в двоичные коды шестнадцатеричных цифр 0 – F
Программа деления на 10
Программа перевода однобайтовых чисел из двоичной системы счисления в двоично-десятичную.
Шаговые двигатели – типичные исполнительные механизмы микропроцессорных систем управления. Программа управления четырехфазным однополярным ШД.
Шаговые двигатели с биполярным питанием на основе Н-мостов.
Программа управления ШД с биполярным питанием на основе Н-моста (микросхема КР1128КТ4).
Полушаговый метод управления ШД.
Вывод алфавитно-цифровой информации из микроконтроллера на ЖКИ индикаторы.
Ввод в микроконтроллер информации в аналоговой форме.