Шпаргалка ДНУ Цифровые сигнальные процессоры 4 курс ФФЭКС
группа КС (Компьютерные науки)
50 вопросов
Вопросы:
Загальні принципи та особливості побудови цифровых сигнальных процесорів.
Загальна характериатика цифровых сигнальных.
Загальна характериатика цифрового сигнального процесора TMS320C80
Архітектура цифрового сигнального процесора BF533.
Архітектура пам’яті BF533.
Загальні принципи обробки подій та переривань в BF533
Загальна характеристика паралельного периферійного інтерфейсу PPI
Загальна характеристика послідовних портів SPORTх.
Загальна характеристика послідовного периферійного інтерфейсу SPI
Порт UART та його особливості.
Функціональне призначення таймерів, годинника реального часу та сторожового таймера.
Режими роботи сигнального процесора BF533.
Особливості обчислень на сигнальному процесорі BF533.
Формати даних сигнального процесора BF533.
Регістровий файл даних та регістри акумуляторів.
Регістровий файл вказівників та набір регістрів генератора адреси даних.
Команди регістрового файлу.
Використання цілочислового та дробового форматів даних.
Округлення.
Команди та операції АЛУ.
Загальна характеристика команд АЛУ.
Опція перехрещення в подвійних 16- розрядних операціях АЛУ.
Помножувачі- накопичувачі та загальна характеристика їх роботи.
Команди та опції команд перемножувача- накопичувача.
Потоки даних в перемножувачі- накопичувачі.
Команди множення без накопиченяня, множення- накопичення 32- розрядних цілих чисел та подвійні операції множення- накопичення.
Команди пристрою зсуву.
Робочі режими та стани процесора BF-533.
Визначення поточного режиму роботі процесора BF-533
Вхід до режима користувача.
Вхід до режиму супервізора.
Робота в режимі супервізора без операційної системи.
Вхід до стану очікування.
Чинники стану скидання.
Програмне скидання ядра та системи.
Программный автомат процессора.
Команды переходов и вызовов подпрограмм.
Организация циклов.
События ядра и системы. Управление событиями.
Алгоритм обработки прерываний системы.
Регистры контролера прерываний системы.
Регистры контролера событий ядра.
Таблица векторов событий ядра.
Алгоритм обслуживания невложенных прерываний.
Алгоритм обробки вкладених преривань.
Загальні принципи та особливості програмування BF-533.
Visual DSP++. Разработка программ и их загрузка.
Visual DSP++. Оптимизация программного обеспечения сигнальных процессоров.
Алгоритм передачі звукових потоків.
группа КС (Компьютерные науки)
50 вопросов
Вопросы:
Загальні принципи та особливості побудови цифровых сигнальных процесорів.
Загальна характериатика цифровых сигнальных.
Загальна характериатика цифрового сигнального процесора TMS320C80
Архітектура цифрового сигнального процесора BF533.
Архітектура пам’яті BF533.
Загальні принципи обробки подій та переривань в BF533
Загальна характеристика паралельного периферійного інтерфейсу PPI
Загальна характеристика послідовних портів SPORTх.
Загальна характеристика послідовного периферійного інтерфейсу SPI
Порт UART та його особливості.
Функціональне призначення таймерів, годинника реального часу та сторожового таймера.
Режими роботи сигнального процесора BF533.
Особливості обчислень на сигнальному процесорі BF533.
Формати даних сигнального процесора BF533.
Регістровий файл даних та регістри акумуляторів.
Регістровий файл вказівників та набір регістрів генератора адреси даних.
Команди регістрового файлу.
Використання цілочислового та дробового форматів даних.
Округлення.
Команди та операції АЛУ.
Загальна характеристика команд АЛУ.
Опція перехрещення в подвійних 16- розрядних операціях АЛУ.
Помножувачі- накопичувачі та загальна характеристика їх роботи.
Команди та опції команд перемножувача- накопичувача.
Потоки даних в перемножувачі- накопичувачі.
Команди множення без накопиченяня, множення- накопичення 32- розрядних цілих чисел та подвійні операції множення- накопичення.
Команди пристрою зсуву.
Робочі режими та стани процесора BF-533.
Визначення поточного режиму роботі процесора BF-533
Вхід до режима користувача.
Вхід до режиму супервізора.
Робота в режимі супервізора без операційної системи.
Вхід до стану очікування.
Чинники стану скидання.
Програмне скидання ядра та системи.
Программный автомат процессора.
Команды переходов и вызовов подпрограмм.
Организация циклов.
События ядра и системы. Управление событиями.
Алгоритм обработки прерываний системы.
Регистры контролера прерываний системы.
Регистры контролера событий ядра.
Таблица векторов событий ядра.
Алгоритм обслуживания невложенных прерываний.
Алгоритм обробки вкладених преривань.
Загальні принципи та особливості програмування BF-533.
Visual DSP++. Разработка программ и их загрузка.
Visual DSP++. Оптимизация программного обеспечения сигнальных процессоров.
Алгоритм передачі звукових потоків.